মরিচের মতো সাম্প্রতিক রানটাইমগুলির জন্য আরও ভাল পারফরম্যান্স তৈরি করতে সিপিইউতে এমন কিছু পরিবর্তন আনা যেতে পারে কি? উদাহরণস্বরূপ, শাখার পূর্বাভাস বাস্তবায়ন বা ক্যাশে আকারগুলিতে পরিবর্তনগুলি রয়েছে যা সমবর্তী রানটাইমগুলিতে সহায়তা করবে?
আমার ধারণা আছে যে বর্তমান সিপিইউ ডিজাইনগুলি সি'র মতো পদ্ধতিগত রানটাইমগুলির জন্য আরও অনুকূলিত হতে পারে যদি আমরা পরিবর্তে সমবর্তী রানটাইমগুলির জন্য অনুকূল করতে যাই, তবে সিপিইউগুলি কীভাবে আলাদা হবে?
উদ্বেগের জন্য, প্রসেসাল কোডগুলি বিশ্লেষণ করে গবেষণামূলক গবেষণাপত্রে আঁকা সাধারণীকরণের ভিত্তিতে শাখার পূর্বাভাস কার্যকর করা হয়েছিল। আমি অবাক হয়েছি যদি সম্মতি বিমূর্ততা রানটাইমটিতে একটি উল্লেখযোগ্য ওয়ার্ক-সেট যুক্ত করবে যা বিদ্যমান শাখার পূর্বাভাসের অ্যালগরিদমগুলিকে বিরূপ প্রভাবিত করে। উদাহরণস্বরূপ, লুপের জন্য ভবিষ্যদ্বাণী করা একটি জিনিস, তবে যখন শাখার লক্ষ্য সর্বদা মেমরির কিছু নতুন অংশ থাকে (গ্রাফিক, পাঠ্য ইত্যাদি), এটি সর্বদা একটি ক্যাশে মিস থাকবে এবং সেখানে কখনও শাখা থাকবে না ইতিহাস এর জন্য - কারণ এটি এখনও স্পর্শ করেনি।
এটি সম্ভবত একটি নির্বোধ প্রশ্ন কারণ সামগ্রীটি সর্বদা র্যামে থাকতে পারে তবে এটি ব্যবহারের চেয়ে কম মাত্রার অর্ডারে পৌঁছানো হবে (একবার এটি ক্যাশে বোঝাই হয়ে গেছে) ... তবে এখনও, সেখানে পদ্ধতিগত রানটাইমে ক্যাশে এবং শাখার ভবিষ্যদ্বাণীগুলিতে সঞ্চিত প্রসঙ্গের জন্য পর্যবেক্ষণযোগ্য অস্থায়ী-সীমানা হওয়া উচিত, এটি আরও সমান্তরাল পরিবেশে বিমূর্ত-সীমানা হিসাবে প্রকাশিত হবে। তাই আমি ভাবছি ... এই সীমানা কি পালন করা হয়েছে? কোনও গবেষণা পত্র কি এটিকে বিশ্লেষণ করেছে?
সমকালীন কোডের তুলনায় সিপিইউ আর্কিটেকচারগুলি কি প্রসেসরিজ কোডের দিকে পক্ষপাতযুক্ত; বা আধুনিক সিপিইউগুলি কি পর্যাপ্ত সাধারণ-উদ্দেশ্য যা একটি উচ্চতর যুগপত ভাষা ভোগ করে না?