শিল্পে এনওআর গেটের চেয়ে নন্দ গেটকে কেন প্রাধান্য দেওয়া হয়?

Question

আমি অসংখ্য স্থানে পড়েছি যে শিল্পে নুর গেটের চেয়ে নন্দ গেটটি পছন্দ করা হয়। অনলাইন প্রদত্ত কারণগুলি বলে:

এনএনএম পিএমওএসের তুলনায় ন্যানডের পিএমওএসের (আকার 2 এবং সমান্তরাল) কারণে ন্যানডের তুলনায় কম দেরি হয় size

আমার বোঝার মতে বিলম্ব একই হবে। এটি আমার মনে হয় এটি কার্যকর হয়:

• সম্পূর্ণ বিলম্ব (ড্যাবস) = টি (জি + পি)
• g = যৌক্তিক প্রচেষ্টা
• h = বৈদ্যুতিক প্রচেষ্টা
• p = পরজীবী দেরি
• t = বিলম্ব ইউনিট যা প্রযুক্তি ধ্রুবক

ননড এবং নওর গেটের জন্য (ঘ + পি) বেরিয়ে আসে (সিউটি / ৩ + ২)। উভয় জন্য t একই। তাহলে বিলম্ব একই হওয়া উচিত?

Comments

যদি একই ড্রাইভিং সক্ষমতার সাথে একটি "এনওআর" গেট তৈরি করা হয় তখন দ্বিগুণ বড় ট্রানজিস্টর ব্যবহারের প্রয়োজন হয়, তবে সেই ট্রানজিস্টরের গেট ক্যাপাসিট্যান্সটির অর্থ কী হবে এবং কীভাবে এটি গতিকে প্রভাবিত করবে?

— সুপারক্যাট

কমপক্ষে এইচসি পরিবারের জন্য, টিআই 74HC00 (NAND) এবং 74HC02 (NOR)

— tcrosley

@ স্থানধারক আমার (এখন) মুছে ফেলা উত্তরে আপনার মন্তব্যে স্পষ্টতার জন্য ধন্যবাদ। দেখা যাচ্ছে যে ওপি আইসির অভ্যন্তরীণ নকশাকে উল্লেখ করছে, এবং যুক্তি ডিজাইনারদের একটি বা অন্য ব্যবহারের জন্য কোনও পছন্দ নয়, যা আমি ভুলভাবে উল্লেখ করছি।

— tcrosley

@ টিক্রোসলে সমস্যা নয়, আমি কি আপনাকে পরামর্শ দিতে পারি যে আপনি সমস্যার উত্তর দিতে সজ্জিত?

— স্থানধারক

Answer 1

1. নন্দ কম দেরি করে।

আপনি বলছিল হিসাবে, বিলম্বের জন্য সমীকরণ হয় কিন্তু যৌক্তিক প্রচেষ্টা NAND নর যে এর চেয়ে কম হয় জন্য। 2 ইনপুট সিএমওএস ন্যান্ড এবং এনওআর গেট দেখানো চিত্রটি বিবেচনা করুন। প্রতিটি ট্রানজিস্টরের বিপরীতে সংখ্যাটি আকারের একটি পরিমাপ এবং তাই ক্যাপাসিট্যান্স।

$$Delay = t(gh+p)$$ $g$

যৌক্তিক প্রয়াসকে as হিসাবে হিসাবে গণনা করা যায় । যা দেয়$g = C_{in}/3$

• $g = 4/3$ 2 ইনপুট NAND এর জন্য এবং এন ইনপুট ন্যান্ড গেটের জন্য$g = \frac{n+2}{3}$
• $g = 5/3$ 2 ইনপুট NOR এর জন্য এবং n ইনপুট NOR গেটের জন্য$g = \frac{2n+1}{3}$
• টেবিলের জন্য উইকি উল্লেখ করুন ।

$h=1$ একটি গেটের জন্য (NAND বা NOR) একই গেটটি চালাচ্ছে এবং NAND এবং NOR উভয়ের জন্য । সুতরাং এনওআর এর সাথে তুলনা করার সময় ন্যানডের কম বিলম্ব হয়।$p=2$

সম্পাদনা: আমার আরও দুটি পয়েন্ট রয়েছে তবে আমি শেষ পয়েন্টটি সম্পর্কে 100% নিশ্চিত নই।

২. এনওআর আরও বেশি জায়গা দখল করে।

আকারে ট্রানজিস্টরের আকার যুক্ত করে, এটি স্পষ্ট যে এনওআর এর আকার ন্যানডের চেয়ে বেশি। ইনপুট সংখ্যা বৃদ্ধি পাওয়ায় আকারে এই পার্থক্য বাড়বে।

এনওআর গেটটি নন্দ গেটের চেয়ে বেশি সিলিকন এলাকা দখল করবে।

৩. নান্ড একই মাপের ট্রানজিস্টর ব্যবহার করে।

চিত্রটি আবার বিবেচনা করে, ন্যানড গেটের সমস্ত ট্রানজিস্টরের সমান আকার রয়েছে যেখানে এনওআর গেটগুলি নেই। যা ন্যানড গেটের উত্পাদন ব্যয় হ্রাস করে। আরও ইনপুট সহ গেটগুলি বিবেচনা করার সময়, এনওআর গেটগুলির জন্য 2 টি বিভিন্ন মাপের ট্রানজিস্টর প্রয়োজন যাদের ন্যানড গেটগুলির সাথে তুলনা করার সময় আকারের পার্থক্য বেশি।

Comments

আপনার তৃতীয় মন্তব্যটি কেবলমাত্র দ্বিতীয় মন্তব্যের বিশ্রাম।

— স্থানধারক

@ স্থানধারক আমি নিশ্চিত নই এইভাবে ভাবুন: ধরে নিন যে আমার সার্কিটটি কেবল '2 ইনপুট NAND' বা '2 ইনপুট কেবলমাত্র NOR' হিসাবে প্রয়োগ করা যেতে পারে। লেআউট মাস্ক ডিজাইন করার সময়, যদি আমার ট্রানজিস্টরগুলি একই মাত্রায় হয় তবে এটি আরও সহজ হবে। আমি 'কপি পেস্টিং' (বা এর মতো কিছু) দিয়ে মুখোশ তৈরি করতে পারি। সময় এবং প্রচেষ্টা এবং তাই খরচ হ্রাস করা যেতে পারে। ভুল হলে আমাকে সংশোধন করুন।

— নিধিন

1 ম উত্তরের জন্য আপনি বলেছিলেন 2 ইনপুট গেটের জন্য জি (ন্যানড) = 4/3 এবং জি (এনওআর) = 5/3। তবে এইচ (ন্যানড) = চত্বর / সিন = কাউট / 4 এবং এইচ (এনওআর) = আউট / 5 এবং এছাড়াও পি (ন্যানড এবং এনওআর) = সিপিটি / সিনভি = 6/3 = 2। সুতরাং ডি (ন্যান্ড, নর) = ঘ + পি = (কাউট / 3) +2 ..

— কৌতূহল

ওহ আমি এখন এটি পেতে। যখন আমরা একটি নান্ডকে অন্য এইচ = 1 দিয়ে চালিত করি এবং একইভাবে অন্যটি বা এইচ = 1 চালনা করি না। তবে হ্যাঁ নান্দের বিলম্ব 10/3 হবে এবং এটি 11/3 হবে না 3 একটি টন ধন্যবাদ :)

— কৌতূহলী

Answer 2

মোটামুটিভাবে বলতে গেলে Nmos ট্রানজিস্টর পিএমস ট্রানজিস্টরের তুলনায় প্রতি চ্যানেল অঞ্চল দ্বিগুণ করতে দেয় allow আপনি এটি সম্পর্কে ভাবতে পারেন যেমন এনএমস-এর সমান আকারের পমোসের অর্ধেক প্রতিরোধ ক্ষমতা রয়েছে। Cmos Nand টপোলজিটি যেভাবে হয়, এখান থেকে আপনি দেখতে পাচ্ছেন এটি আরও সমান আকারের ট্রানজিস্টরকে ধার দেয় nds

যদি উভয়ই ইনপুট কম হয় তবে একটি একক Pmos রেজিস্ট্যান্স আউটপুটকে বেশি চালিত করে। যদি উভয় ইনপুট উচ্চ হয়, তবে 2 টি এনমোস রেজিস্ট্যান্স রয়েছে (~ = 1 পিএমস প্রতিরোধ)। যদি সমস্ত ট্রানজিস্টর প্রযুক্তি নোডের সমান ন্যূনতম আকার হয় তবে এই টপোলজিটি আদর্শ কারণ আপনি আউটপুটটি উচ্চ বা নিম্ন চালিত করছেন না কেন, স্থল বা ভিডিডি প্রতিরোধের সমান।

অবশেষে, পিএমস ট্রানজিস্টরগুলির পাশাপাশি এনএমসের ন্যায্য না হওয়ার কারণটি হ'ল নিম্ন ক্যারিয়ার গতিশীলতা যা একটি পিএমওএসের সর্বাধিক ক্যারিয়ার। এনমোসের সংখ্যাগরিষ্ঠ ক্যারিয়ার হ'ল ইলেক্ট্রন যা উল্লেখযোগ্যভাবে আরও ভাল গতিশীলতা রয়েছে।

এছাড়াও, নন্দ সিএমসের সাথে নন্দ ফ্ল্যাশকে বিভ্রান্ত করবেন না। নন্দ ফ্ল্যাশ মেমরি আরও জনপ্রিয়, তবে এটি বিভিন্ন কারণে reasons

Comments

আমি মনে করি আপনি আপেক্ষিক লোডিং (গেট অঞ্চল) এবং আপেক্ষিক ট্রান্সকন্ডাক্ট্যান্স এবং এভাবে গতি_ক্রমে_মি / সি সম্পর্কে কথা বললে উত্তরের উন্নতি হবে।

— স্থানধারক