ফেরাইট জপমালা অবস্থান


15

আমি আমার ড্যাক, এডিসি, সিপিএলডি এবং ওপ্যাম্প ডিভাইসের জন্য কিছু অতিরিক্ত পাওয়ার সাপ্লাই ফিল্টারিং ব্যবহার করতে চাই। ইন এই প্রশ্ন আমি চুম্বক জপমালা গ্লোবাল অবস্থান সম্পর্কে বিন্দু পেয়েছিলাম। যদি আমি সঠিকভাবে বুঝতে পারি তবে ফেরেট পুঁতিটি কোনও শব্দ উত্পন্নকারী, বা শব্দ-সংবেদনশীল ডিভাইস নির্বিশেষে ডিভাইসটির কাছে রাখা উচিত। দয়া করে, যদি এটি সাধারণ ঘটনা না হয় তবে আমাকে সংশোধন করুন। আমি কিছু উদাহরণ স্কেমেটিক্স দেখেছি যেখানে পুঁতিগুলি বাইপাস ক্যাপ সার্কিট্রির আগে বা এর মধ্যে স্থাপন করা হয়:

এখানে চিত্র বর্ণনা লিখুন ছবিটিতে দ্রষ্টব্য: পাওয়ার উত্সটি ভিন, চিপটি ভুট out

উপরোক্ত দুটি পদ্ধতির মধ্যে কি উল্লেখযোগ্য পার্থক্য রয়েছে?


আপনি কেন আপনার সার্কিটে ফেরাইট পুঁতি ব্যবহার করতে চান? আপনার কি সংবেদনশীলতা সমস্যা বা নির্গমন সমস্যা আছে? আপনার উত্তরটি একটি ভিন্ন পদ্ধতির নির্দেশ করতে পারে তবে, আপনি যদি ফেরিট পুঁতি সম্পর্কে কোনও সাধারণ প্রশ্ন জিজ্ঞাসা করছেন তবে দয়া করে আরও পরিষ্কার করুন।
অ্যান্ডি ওরফে

অ্যান্ড্যাকা আমার বোর্ডে ভোল্টেজ ডাবলার / ইনভার্টার যেমন এডিএম 6060০ এবং একটি মাইক্রোকন্ট্রোলার অন্তর্ভুক্ত থাকবে, যা ইএম মিরর চালনা করার জন্য দুটি-পর্যায়-5KHz 5V টিটিএলস তৈরি করবে। আমার হেডফোনগুলির তারে যখন বোর্ডটি স্পর্শ করে, আমি আমার হেডফোনগুলিতে বেজে উঠতে শুনতে পারি। সুতরাং, আমি মনে করি যে এই ধরণের শব্দগুলি বোর্ডে থাকা অন্যান্য এডিসি, ডিএসি, ওপঅ্যাম্পস, সিপিএলডিগুলিকে প্রভাবিত করবে। আমি ভেবেছিলাম প্রতিটি পাওয়ার সাপ্লাই লাইনে ফেরিট পুঁতি লাগানো ভাল হবে। এছাড়াও, 10 মেগাহার্জ বর্গাকার তরঙ্গ টিটিএল জন্য কী ধরণের ফেরাইট পুঁতি সবচেয়ে ভাল কাজ করবে?
নজর

উত্তর:


21

আমি ক্যাপাসিটরগুলি ডিক্লোলিং সম্পর্কিত তথ্য নিয়ে গবেষণা করছি এবং টিআই থেকে ফেরাইট পুঁতি সম্পর্কে কিছু তথ্য পেয়েছি :

আপনার সার্কিট ডিজাইনের অস্ত্রাগারে রাখার জন্য ফেরাইট জপমালা খুব সহজ সরঞ্জাম। এগুলি অবশ্য সমস্ত সার্কিট পাওয়ার রেলের জন্য ভাল ধারণা নয়। ফেরিট পুঁতিগুলি উচ্চতর ফ্রিকোয়েন্সিগুলিতে তাদের প্রতিরোধের উত্থাপনের মাধ্যমে উচ্চ ফ্রিকোয়েন্সি স্থানান্তরকে কার্যকরভাবে শোষণ করে। এটি পাওয়ার সংস্থার সংবেদনশীল সার্কিট বিভাগগুলিতে পাওয়ার সাপ্লাইয়ের শব্দকে আটকাতে তাদের খুব ভাল করে তোলে, তবে এটি তাদের মূল ডিজিটাল পাওয়ারের জন্য খুব খারাপ ধারণা করে তোলে।

এগুলি কখন ব্যবহার করবেন:

যৌগিক ভিডিও বা পিএলএল এর মতো অ্যানালগ সার্কিট বিভাগ সহ সিরিজে পাওয়ার ট্রেসগুলিতে এগুলি ব্যবহার করুন। এই পুঁতিগুলি কার্যকরভাবে উচ্চ শব্দের স্থানান্তরগুলির সময় পাওয়ার প্রবাহকে বন্ধ করে দেয়, কেবল কেবল প্রবাহিত ডিকোপলিং ক্যাপাসিটারগুলি থেকে শক্তি আঁকতে দেয়। এটি সংবেদনশীল সার্কিট বিভাগগুলিতে যথেষ্ট শব্দকে হ্রাস করে।

এগুলি কীভাবে ব্যবহার করবেন:

মাটিতে দুটি ক্যাপাসিটারের মধ্যে ফেরাইট পুঁতি ব্যবহার করা উচিত। এটি একটি পাই ফিল্টার গঠন করে এবং সরবরাহগুলিতে শব্দের পরিমাণকে যথেষ্ট পরিমাণে হ্রাস করে। অনুশীলনে, চিপ দিকে ক্যাপাসিটারটি যতটা সম্ভব চিপ সরবরাহকারী বলের কাছাকাছি রাখা উচিত। ফেরাইট মণীর স্থাপনা এবং ইনপুট ক্যাপাসিটার স্থান নির্ধারণের মতো গুরুত্বপূর্ণ নয়।

পাই ফিল্টার গঠনের জন্য যদি দুটি ক্যাপাসিটারের জন্য জায়গা না থাকে, তবে পরের সেরাটি হ'ল ইনপুট ক্যাপাসিটারটি মোছা। চিপ সাইড ক্যাপাসিটার সর্বদা সেখানে থাকা উচিত। এই অত্যন্ত গুরুত্বপূর্ণ. অন্যথায় ফেরাইট জপমালা বৃদ্ধি পেয়েছে উচ্চ ফ্রিকোয়েন্সি প্রতিরোধের কারণে জিনিসগুলি আরও ভাল হওয়ার পরিবর্তে আরও খারাপ হতে পারে যেহেতু চিপের দিকে স্থানীয় পাওয়ার স্টোরেজ থাকবে, এবং তাই চিপটিতে উচ্চ পিক পাওয়ার ডালগুলি পাওয়ার কোনও উপায় নেই যা এটি খুব প্রয়োজন তত প্রয়োজন।

যখন এগুলি ব্যবহার করবেন না:

উপরের ফেরাইট বৈশিষ্টগুলি সেই সার্কিট বিভাগগুলির জন্য খুব কার্যকরী যা সমান এবং ধারাবাহিকভাবে শক্তি আঁকায়, তবে একই বৈশিষ্ট্যগুলি তাদের ডিজিটাল শক্তি বিভাগগুলির জন্য অনুপযুক্ত করে তোলে। ডিজিটাল প্রসেসরগুলির উচ্চ শিখর বর্তমান প্রয়োজন, কারণ বেশিরভাগ অভ্যন্তরীণ ট্রানজিস্টর যেগুলি প্রতিটি ঘড়ির প্রান্তে স্যুইচ করে, সমস্ত চাহিদা একসাথে ঘটে। ফেরাইট জপমালা (সংজ্ঞায়িতভাবে) ডিজিটাল প্রসেসরের যুক্তি দ্বারা প্রয়োজনীয় উচ্চ র‌্যাম্প হারগুলি দিয়ে তাদের মধ্য দিয়ে শক্তি প্রবাহিত হতে দেবে না। এগুলি এগুলিকে (পিএলএল এর মতো) সরবরাহগুলিতে শোনার ফিল্টারিংয়ের জন্য নিখুঁত করে তোলে।

যেহেতু ডিজিটাল সিস্টেমে সমস্ত বিদ্যুতের চাহিদা তাত্ক্ষণিক (উচ্চ ফ্রিকোয়েন্সি) তাই ধীর এবং স্থির চাহিদা না হয়ে, ফেরাইট পুঁতিগুলি শিখরগুলির সময় ডিজিটাল সরবরাহকে আটকাবে। তাত্ত্বিকভাবে, পুঁতির প্রসেসরের পাশের বাইপাস ক্যাপাসিটারগুলি শিখরটি সরবরাহ করবে, চূড়ান্ত পর্বতার পরে চার্জ না হওয়া পর্যন্ত ফেরিট দ্বারা সৃষ্ট শূন্যস্থান পূরণ করবে, তবে বাস্তবে, সর্বোত্তম ক্যাপাসিটরের প্রতিবন্ধকতা খুব বেশি প্রসেসরের পর্যাপ্ত শক্তি সরবরাহ করার জন্য প্রায় 200 মেগাহার্টজ উপরে। ফেরিটিবিহীন সিস্টেমে প্ল্যানার ক্যাপাসিট্যান্স এই ফাঁকগুলি পূরণ করতে সহায়তা করতে পারে তবে যদি কোনও ফেরাইট ব্যবহার করা হয় তবে এটি প্লেন এবং পাওয়ার পিনের মধ্যে .োকানো হয়, সুতরাং প্ল্যানার ক্যাপাসিট্যান্সের সুবিধাগুলি নষ্ট হয়। এটি প্রসেসরের সবচেয়ে বেশি প্রয়োজন সময়কালে একটি তাত্ক্ষণিকভাবে একটি বড় ভোল্টেজ ড্রপ সৃষ্টি করবে, তাত্ক্ষণিক ক্রাশ না হলে লজিক ত্রুটি এবং অদ্ভুত আচরণের কারণ। আপনার সিস্টেমে (উদাহরণস্বরূপ EMI হ্রাস করার জন্য) প্রয়োজন হলে এটি যথাযথ ডিজাইনের মাধ্যমে এড়ানো যেতে পারে, তবে এটি এই নোটের আওতার বাইরে।

আমি বিশ্বাস করি আপনার স্যুইচিং বর্তমান বর্ণালী কেমন দেখাচ্ছে তা পরীক্ষা করা উচিত। যদি আপনার ডিজিটাল সার্কিটগুলিকে বড় বড় ট্রান্সিয়েন্টের প্রয়োজন হয় তবে আপনার সেগুলিতে কোনও ফেরাইট বিড ব্যবহার করা উচিত নয়।

আমি বর্তমানে এই মানসিকতার মধ্যে রয়েছি যে ফ্যারিট পুঁতিটি নির্দিষ্ট, খুব নির্দিষ্ট অ্যাপ্লিকেশনগুলিতে দরকারী, তবে সমস্যাগুলি উত্পন্ন হলে বিদ্যুত সরবরাহের নেটওয়ার্কটি পরীক্ষা করে সমাধান করা উচিত এমনটি ব্যান্ড-এইড হিসাবে বেশিরভাগ ক্ষেত্রে উদারভাবে ব্যবহৃত হয়।

যদিও কিছু গ্রাফ বা অন্যান্য ডেটা দেখে ভাল লাগবে, আমি টিআই থেকে এখানে যা পড়েছি তা প্রশংসনীয় মনে হচ্ছে। তোমরা লোকেরা এ সম্পর্কে কী ভাববে?


এই নোটের ভিত্তিতে, ডানদিকে চিত্রটি সঠিক পাই-কনফিগারেশন হবে? চিপ পাশ ক্যাপাসিটরের এই ক্ষেত্রে ছোট 0.1uF, তাই না? এছাড়াও, আমি অনুমান করি যে ভোল্টেজ রেফারেন্স পাওয়ার লাইনের জন্য এফবিগুলির ব্যবহার দুর্দান্ত হবে, যেহেতু তারা "ধীর এবং স্থির চাহিদা"?
নজর

টিআই-এর মতে, সঠিক হ'ল পাই-কনফিগারেশন, চিপ সাইড ক্যাপটি রয়েছে .1uF। আমি আপনার মিশ্র সিগন্যাল চিপগুলির জন্য এটি পড়ব: এনালগ
স্ট্যাটিক

আমি এখন বিভ্রান্ত পরীক্ষা করে দেখুন এই কাগজ। Figure. চিত্রটি দেখুন V ভিডিগ (এডিসি / ডিএসি তে) ফেরাইট বিড দ্বারা পাওয়ারলাইন থেকে বিচ্ছিন্ন এবং ভ্যানালগ সরাসরি বিদ্যুতের লাইনের সাথে সংযুক্ত। বিপরীতে, যদি আমি সঠিকভাবে বুঝতে পারি তবে টিআই প্যারার উচ্চতর স্রোতের চাহিদার ক্ষেত্রে ডিজিটাল লাইনগুলি সরাসরি বিদ্যুতের লাইনে (অবশ্যই ডিক্লোলড) ছেড়ে যাওয়ার এবং ভেরাগলকে ফেরাইট বিডের সাথে আলাদা করতে বলেছে।
নজর

আমার লক্ষ্য AD9235 এ একটি অতিরিক্ত ক্লিন সিগন্যাল সরবরাহ করা । সুতরাং, আমার কি ফেরিট পুঁতির পরিবর্তে অন্য কিছু ব্যবহার করা উচিত? Chockes ... সূচক? এই জাতীয় ক্ষেত্রে ভাল অনুশীলন কি?
নজর

@ নাজ আমার মনে হয় যে বিষয়টি লক্ষ্য করার জন্য চতুর্থটি চিত্র বলেছে "স্বল্প অভ্যন্তরীণ ডিজিটাল স্রোত" " আমি মনে করি আপনার সর্বাধিক সঠিক উত্তর পেতে আপনার বর্তমান দাবিগুলি জানতে হবে।
dext0rb

5

আমার বোর্ডে ভোল্টেজ ডাবলার / ইনভার্টার যেমন ADM660 এবং একটি মাইক্রোকন্ট্রোলার অন্তর্ভুক্ত থাকবে, যা ইএম মিরর চালনা করার জন্য দুটি-পর্যায়-5KHz 5V টিটিএলস উত্পন্ন করবে। আমার হেডফোনগুলির তারে যখন বোর্ডটি স্পর্শ করে, আমি আমার হেডফোনগুলিতে বেজে উঠতে শুনতে পারি। সুতরাং, আমি মনে করি যে এই ধরণের শব্দগুলি বোর্ডে থাকা অন্যান্য এডিসি, ডিএসি, ওপঅ্যাম্পস, সিপিএলডিগুলিকে প্রভাবিত করবে। আমি ভেবেছিলাম প্রতিটি পাওয়ার সাপ্লাই লাইনে ফেরিট পুঁতি লাগানো ভাল হবে। এছাড়াও, 10 মেগাহার্জ বর্গাকার তরঙ্গ টিটিএল জন্য কী ধরণের ফেরাইট পুঁতি সবচেয়ে ভাল কাজ করবে?

আমি আপনাকে এই নথিটি পড়ার জন্য অনুরোধ করব । আমি নীচে কয়েকটি উল্লেখযোগ্য বিষয় উল্লেখ করেছি: -

এখানে চিত্র বর্ণনা লিখুন

সংক্ষিপ্তসার - সম্ভবত ফেরাইট পুঁতি ব্যবহার না করা ভাল কারণ তারা কেবল সত্যই 30 মেগাহার্জ উপরে তাদের নিজস্ব মধ্যে আসতে শুরু করে।

মূলত আমি মনে করি আপনি যে সমস্যার সমাধানের চেষ্টা করতে পারেন তার কয়েকটি "ইন্ডাক্টর" অঙ্গনে সবচেয়ে ভাল বাম থাকায় সম্ভবত 10 মেগাহার্টজ বর্গ তরঙ্গ (এবং আরও গুরুত্বপূর্ণ এটির সুরেলা) ফেরাইট বিড ব্যবহার করে মোকাবেলা করা যেতে পারে।

যাইহোক, আমার পরামর্শটি হ'ল - সমস্ত চিপ পাওয়ার সরবরাহগুলিতে খুব ভাল ক্যাপাসিটার ডিকলিংয়ের পরে গ্রাউন্ড প্লেনগুলি ব্যবহার করুন এবং যদি আপনি ক্ষুদ্র প্রতিরোধকগুলিকে দুর্বল জায়গাগুলিতে খাওয়ানোর শক্তি ব্যবহার করতে পারেন (তবে 1 ওহম থেকে 10 ওহাম)। যদি এটি সফল প্রমাণিত না হয় তবে আমি কেন এবং সম্ভবত ইন্ডাক্টরগুলি সন্নিবেশ করার আগে এবং অবশ্যই ফেরাইট জপমালা বিবেচনা করার আগে গ্রাউন্ডিং এবং ডিকোপলিংয়ের উন্নতি করতে এবং তা জানতে চাই।


কীভাবে 40MHz অন বোর্ডে অসিলেটর এবং একগুচ্ছ টিটিএল সংকেত? আমার ভিডিও সিগন্যাল ব্যান্ডউইথথ 200MHz। আমি ভেবেছিলাম টিটিএল বর্গাকার তরঙ্গ সংকেতের উচ্চ ফ্রিকোয়েন্সি উপাদানগুলি সংকেতকে আপস করতে পারে। আমি দেখতে পাচ্ছি কেন আমার কাছে ছোট প্রতিরোধক - কম পাস ব্যবহার করা উচিত। তবে, বিদ্যুত সরবরাহের লাইনে কিছু বাহ্যিক উচ্চ ফ্রিকোয়েন্সি সংকেত প্রবেশের সম্ভাবনা হ্রাস করার জন্য পুঁতি রাখা ভাল অভ্যাস নয় কি? এফবি সস্তা, এবং এটি সার্কিটের ক্ষতি বলে মনে হয় না। আপনি কেন এগুলি শেষ বিবেচনা করার পরামর্শ দিচ্ছেন? আমি টিটিএল লাইনগুলিতে প্রায় 1-100 এএইচএম প্রতিরোধকগুলি জানি, কোনও উপযুক্ত এফবিকে সিরিজে স্থাপন করা কি খারাপ ধারণা হবে?
নজর

1
আমি ডেটা ট্রান্সমিশন সিস্টেমগুলি ডিজাইন করি যা নিয়মিতভাবে প্রতি সেকেন্ডে কয়েকশত মবাইটে কাজ করে। তাদের দশক (কয়েক শত না হলেও) মিটার কেবল সঞ্চার করতে হবে এবং সেমিওএস, টিটিএল এবং পেপেল চিপগুলির একটি মিশ্র ব্যাগ ব্যবহার করতে হবে। আমি এখনও সেই ধরণের সার্কিট এবং প্রচুর প্রচুর পরিমাণে ফেরাইট পুঁতির ব্যবহার খুঁজে পাচ্ছি। কখনও একটি ব্যবহার করা হয়নি এবং কখনও প্রয়োজন নেই। ইতিমধ্যে উল্লিখিত কৌশলগুলি এবং ভাল সার্কিট লেআউট দ্বারা স্থির সমস্যা।
অ্যান্ডি ওরফে

@ নাজ সম্ভবত এটি ভাল এবং দুর্দান্ত মন্তব্যটি দেখার জন্য আকর্ষণীয় হবে যেখানে তারা মনে করেন যে ফেরাইট বিডস (ছোট ছোট সূচকগুলির বিপরীতে) কোনও উপকার পেতে পারে? আমি উত্তর পড়তে আগ্রহী হবে।
অ্যান্ডি ওরফে

আমি জানি ... এফবি অ্যাপ্লিকেশনগুলি সম্পর্কে অনেক দুর্দান্ত আলোচনা রয়েছে, তবে আমার ক্ষেত্রে কোনটি কার্যকর হবে তা আমি এখনও নির্ধারণ করতে পারি না। তবে, যেহেতু প্রাথমিক প্রশ্নটি একটি সার্কিটের মধ্যে এফবি এর অবস্থান সম্পর্কে, তাই বেশিরভাগ লোক কথোপকথনে জড়িত না। এখানে একটি উদাহরণ page5 FPGA ক্ষমতা ফিল্টারিং জন্য। আমি এভিসি এবং ডিভিসিসি-র মধ্যে পাওয়ার এডিসি বা ড্যাকের মধ্যে এফবি ব্যবহার করার জন্য সুপারিশও দেখেছি।
নজর

@ নাজ 5 পৃষ্ঠায় তারা পিএলএল সরবরাহ ফিল্টারিংয়ের জন্য এফবি ব্যবহার করছেন, ডিজিটাল স্যুইচিং সার্কিটরি নয়।
dext0rb

5

আমি স্পিহ্রোর সাথে একমত নই - সঠিক চিত্রটি আরও ভাল, অর্থাত্ কম অনুনাদিত। বাম দিকের সার্কিটটি "অ্যান্টিআরসোনেন্স" দেখতে পাবে - 100 মেগাহার্টজ পরিসরে একটি নির্দিষ্ট ফ্রিকোয়েন্সিতে 10uF ক্যাপটি একজন সূচক হিসাবে দেখতে শুরু করবে, যখন .1uF ক্যাপাসিটারটি এখনও ক্যাপাসিটরের মতো দেখাবে, যার ফলে তাদের জুটি আচরণ করবে এলসি ট্যাঙ্ক সার্কিটের মতো এই ফ্রিকোয়েন্সিটির চারপাশে, এই ট্যাঙ্ক সার্কিটটি কোনও স্রোত ডুবে যাবে না বা উত্স উত্পন্ন করবে না, বরং এটি এতটা মাউথওয়াশের মতো পিছনে পিছনে সোয়েশ করবে এবং সুতরাং দুটি ক্যাপগুলি একসাথে খুব উচ্চ প্রতিবন্ধকতা তৈরি করবে, যার ফলে তারা ডিউপলিংয়ের জন্য লম্পট হবে।

থাম্বের একটি বিস্তৃত নিয়ম হিসাবে, একই রেলটিতে দুটি সিরামিক ক্যাপ থাকা যে ক্যাপাসিট্যান্সে বিস্তৃত পৃথক, সেখানেও কিছু অন্যান্য আন্তঃমূল্য মান ব্যতীত খারাপ ধারণা । (উদাহরণস্বরূপ, আপনি একটি .1uF এবং .68uF, 2.2uF এবং 10uF সব একই রেলের উপরে রাখতে পারেন, তবে আপনার যদি মাত্র .1uF এবং 10uF থাকে তবে আপনার সমস্যা হতে পারে))

ডান দিকের চিত্রটিতে মেলানো ক্যাপাসিটারগুলির মধ্যে একটি ফেরাইট রয়েছে, একটি প্রতিরোধের সাথে এলসি ট্যাঙ্ক সার্কিটকে স্যাঁতসেঁতে ফেলা হয় (কারণ ফেরিটগুলি 100MHz এর উপরে প্রতিরোধী হয়, প্ররোচক নয়) এবং এটি ক্যাপগুলি একে অপরের সাথে হস্তক্ষেপ থেকে বাধা দেয়।

আর একটি সমাধান হ'ল 10uF এর জন্য ট্যানটালাম বা ইলেক্ট্রোলাইটিক ক্যাপ ব্যবহার করা, কারণ এর অন্তর্নির্মিত ইএসআর প্রতিরোধের ট্যাঙ্ক সার্কিটকেও স্যাঁতসেঁতে ফেলবে (তবে এই জাতীয় টুপি উচ্চ ফ্রিকোয়েন্সি শব্দটি ফিল্টার করার জন্য অকেজো হবে)।

আমি মুরাতার সত্যিকারের দরকারী অ্যাপ্লিকেশন নোট থেকে এই সমস্তগুলি পাচ্ছি ।

ডাইউপলিংয়ের জন্য ব্যবহৃত প্রচুর ফেরিট, ইন্ডাক্টর এবং ক্যাপগুলির অনেকগুলি নিফটির সংমিশ্রণ পাওয়া যায়।


2

উভয় সেটআপ কাজ করতে পারে। কোনটি আরও ভাল ক্যাপাসিটর মানগুলি দ্বারা পরিচালিত হয়, তাদের ইএসএল এবং পাওয়ার প্রবাহ নেটওয়ার্ক নীচে প্রবাহিত হয়।

বাম-হাতের সেটআপে, PDN কম ফ্রিকোয়েন্সিগুলিতে কম প্রতিবন্ধক পাথ সরবরাহ করা উচিত। এই সেটআপটি কাজ করার জন্য এটি প্রয়োজনীয়তা।

সমান্তরাল দুটি ক্যাপাসিটারের সম্ভাব্য সুবিধাটি হ'ল বিস্তৃত পরিসরে নিম্ন পাওয়ার প্রতিবন্ধকতা (ধরে নেওয়া যায় 0.1 ইউএফ এবং 10 ইউএফ বিভিন্ন ফ্রিকোয়েন্সি রেঞ্জগুলি অন্তর্ভুক্ত)। দু'টি ক্যাপাসিটরের কুখ্যাত অ্যান্টি-রেজোনেন্স হিসাবে - প্রতিবন্ধী ফ্রিকোয়েন্সি কার্ভগুলি দেখুন। যখন এটি ঘটে তখন পরিস্থিতি যখন একটি ক্যাপাসিটারটি এখনও ক্যাপাসিটার থাকে এবং অন্য একটিটি সূচক হয়। এই ক্ষেত্রে করা উচিত হবে না। সুতরাং, স্পিহ্রো প্রদত্ত উত্তরটিও অর্থবোধ করে।

ডান সেটআপ হিসাবে, এটি কাজ করতে পারে। তবে মনে রাখবেন যে জপমালা বন্ধ হয়ে যাওয়ার পরে কেবল সি 1ই শক্তি সরবরাহ করতে পারে - সুতরাং এর দায়বদ্ধতা বিশাল। বাম বৃহত্তর ক্যাপাসিটারটি খুব কাছাকাছি সময়ে প্রয়োজন হবে না (যেমনটি আমি অনুমান করি যে ছবিটি ধরে নেওয়া হয়েছে)। পুঁতিটি যদি তাড়াতাড়ি বন্ধ হয়ে যায় (মেগাহার্টজের একক বা দশ মেগা হার্জের এককগুলিতে বলুন), তবে এটি কেএইচজেড (বা মেগাহার্টজের একক) ফ্রিকোয়েন্সিগুলিতে নিম্ন প্রতিবন্ধক পাথ সরবরাহ করতে হবে যেখানে অবস্থানের প্রয়োজনীয়তাগুলি শিথিল করা হয় (যেহেতু হালকা তরঙ্গদৈর্ঘ্য দশক মিটারের ক্রম অনুসারে রয়েছে) এই ফ্রিকোয়েন্সি এ)। তবে এটি নির্ভর করে।


উপাঙ্গ

নীচে কিছু সাধারণ বিবেচনা ফেরিট পুঁতিগুলি আকর্ষণীয় হতে পারে re

কেবলমাত্র একটি ক্যাপাসিটার সহ সরলতার জন্য সেটআপ বিবেচনা করুন। পাই সেটআপে দ্বিতীয় ক্যাপাসিটরের মূল উদ্দেশ্য হ'ল কম ফ্রিকোয়েন্সিগুলিতে পাওয়ারকে কম প্রতিবন্ধকতা সরবরাহ করা:

এখানে চিত্র বর্ণনা লিখুন

ক্যাপাসিট্যান্স মান প্রয়োজন

মুরার আবেদন নোট , পৃষ্ঠা 11, বলেছেন

এখানে চিত্র বর্ণনা লিখুন

আমার ধারণা, সূত্রটি উত্পন্ন করার পদ্ধতিটি নিম্নরূপ ছিল। তারা ইন্ডাক্টর এবং ক্যাপাসিটর সমান (এলডব্লু = 1 / সিডব্লু), গণনা করা ফ্রিকোয়েন্সিটির প্রতিক্রিয়া ধরে নিয়েছিল, সমীকরণ পাওয়ার জন্য ফ্রিকোয়েন্সিটির শর্তে জেডটি প্রকাশ করেছিল। এটি সাধারণভাবে সঠিক নয়। প্রথমত, সাধারণভাবে একটি ক্যাপাসিটারের প্রতিবন্ধকতা 1 / Cw এর সমান হয় না, বিশেষত উচ্চ ফ্রিকোয়েন্সিগুলিতে যেখানে ESL আধিপত্য রয়েছে। দ্বিতীয়ত, ক্যাপাসিটারের প্রতিবন্ধকতা সূচকটির প্রতিবন্ধকের চেয়ে অনেক বেশি (প্রস্থের আদেশ) হওয়া উচিত, কেবল ছোট নয় (2x বা 3x গুণ ছোট কাজ করবে না)।

সঠিক উপায়টি হ'ল ক্যাপাসিটার এবং সূচকগুলির প্রতিবন্ধকতা-ফ্রিকোয়েন্সি বক্ররেখাগুলির তুলনা করা (আদর্শভাবে ব্যবহৃত ডিসি বায়াসের জন্য অ্যাকাউন্টিং) এবং ক্যাপাসিটরের প্রতিবন্ধকতা যেখানে খুব কম সেখানে তা নিশ্চিত করার জন্য । এটি কেবল কিছু ক্যাপাসিট্যান্স মান প্রয়োজন হয় না। ক্যাপাসিটরের প্রতিবন্ধকের প্রয়োজনীয় মানটি (কিছুটা ফ্রিকোয়েন্সিতে) ডেল্টাভি / কারেন্ট হিসাবে গণনা করা যেতে পারে, যেখানে ডেল্টাভি একটি অনুমোদিতযোগ্য ভোল্টেজের ওঠানামা এবং বর্তমান এই ফ্রিকোয়েন্সিটির বর্তমান প্রশস্ততা।

একটি ফেরাইট জপমালা অপারেশন

আসুন উদাহরণ হিসাবে বিবেচনা করুন এই পুঁতি BLM03AX241SN1 : এখানে চিত্র বর্ণনা লিখুন

পাওয়ার / গ্রাউন্ড প্লেনের সাথে পিসিবিতে দেখা পাওয়ার পাওয়ার ডেলিভারি নেটওয়ার্ক (পিডিএন) এর সাধারণ প্রতিবন্ধকতা কয়েকশো এমওএইচএম থেকে ওহমের ইউনিট পর্যন্ত is সুতরাং পুঁতিটি কার্যকরভাবে বেশ কয়েকটি মেগাহার্টজ থেকে শুরু করে একটি উন্মুক্ত সংযোগ (প্রতিরোধের ~ 100 ওহম)।

এর অর্থ পুরো পিডিএন চিপ থেকে কেটে গেছে। সমস্ত আশা ক্যাপাসিটরের জন্য। সুতরাং, ক্যাপাসিটরের গুরুত্ব , যদি কোনও ফেরাইট মণাদি ব্যবহৃত হয়, তবে তা সর্বোচ্চ হয়ে যায়। অপরিকল্পিতভাবে বাছাই করা ক্যাপাসিটারটি চিপকে অক্ষম করে তুলবে। খারাপভাবে নির্বাচিত বাইপাস ক্যাপ এমন সমস্যা হবে না যদি অন্য ক্যাপাসিটরের ক্রিয়াকলাপের কারণে (সমান্তরালভাবে) পুঁতি ব্যবহার না করা হয়।

কম ফ্রিকোয়েন্সি আইআর ড্রপ

পাওয়ার ফিল্টারিংয়ের জন্য ফেরাইট পুঁতি সাধারণত পরজীবী অনুরণন রোধ করতে লো-কিউ ইন্ডাক্টর হিসাবে ডিজাইন করা হয় । সুতরাং, ফেরাইট পুঁতির ডিসি প্রতিরোধের ইচ্ছাকৃতভাবে উচ্চ করা হয়। প্রায়শই এটি প্রায় 500 এমওএইচএম বা এমনকি বেশ কয়েকটি ওহম হয়। উপযুক্ত ডিসি রেজিস্ট্যান্স সহ একটি পুঁতি নির্বাচন করুন (অপেক্ষাকৃত কম ডিসি রেজিস্ট্যান্স সহ পাওয়ার লাইনের জন্য বিশেষ সিরিজ রয়েছে)। আপনার ডিসি কারেন্টটি দিয়ে আপনি আইআর ড্রপ সহ্য করতে পারবেন তা নিশ্চিত করুন (বলুন, 500 এমওএইচএম এ 10 এমএ কারেন্ট 5 এমভি ড্রপ উত্পাদন করে)।

উচ্চ ফ্রিকোয়েন্সি (> 500 মেগাহার্টজ)

সূচক খোলা আছে। ক্যাপাসিটরের প্রতিবন্ধকতা সম্ভবত তুলনামূলকভাবে বেশি (500 ডলার এমওএইচএম এমনকি ওহমস) হবে।

পুঁতি ডাব্লু / ও, বোর্ডে থাকা অন্যান্য ক্যাপাসিটারগুলির পাশাপাশি পাওয়ার প্লেনগুলির প্ল্যানার ক্যাপাসিট্যান্স আমাদের জন্য কাজ করে। এবং এগুলি পিডিএন প্রতিবন্ধকতা হ্রাসকারী বাইপাস ক্যাপাসিটরের সমান্তরালে l হ্যাঁ, অন্যান্য ক্যাপাসিটারগুলি খুব দূরে অবস্থিত হতে পারে, তবে পাওয়ার প্লেনগুলির পরিকল্পনাকারী আনুষঙ্গিকতাও খুব ছোট (কোনও ট্রেস প্রবাহিত হওয়ার তুলনায় কারেন্ট কম ঘন হয়)। সুতরাং, তাদের সমস্ত পথে কিছুটা ইতিবাচক সত্ত্বেও কিছু ইতিবাচক ইনপুট রয়েছে।

এই কারণেই, ফেরাইট জপমালা উচ্চ-ফ্রিকোয়েন্সি, উচ্চ-বর্তমান সার্কিটগুলিতে (উদাহরণস্বরূপ ডিজিটাল প্রসেসর) বাঞ্ছনীয় নয়, কারণ অতিরিক্ত পিডিএন প্রতিবন্ধকতার প্রতি শতাধিক এমওএইচএম সমালোচনা হতে পারে।

সারসংক্ষেপ

একটি ডিসি সংযোগ সরবরাহ করার সময় (বাইপাস ক্যাপটি চার্জ দেওয়ার জন্য) কিছু ফ্রিকোয়েন্সি রেঞ্জ সহ বাইরের আওয়াজকে (বা বিপরীতে, চিপ থেকে শব্দ) কার্যকরভাবে আটকাতে একটি ফেরাইট মণ কার্যকর হতে পারে। একটি জপমালা ডিসি ভোল্টেজ ড্রপ উত্পাদন যথেষ্ট ডিসি প্রতিরোধের থাকতে পারে। একটি পুঁতি সামগ্রিক পিডিএন প্রতিবন্ধকতা বাড়ায় (আমার ধারণা, সমস্ত ফ্রিকোয়েন্সিগুলিতে) যা উচ্চ ফ্রিকোয়েন্সিগুলিতে অপ্রয়োজনীয় হতে পারে, যেখানে ক্যাপাসিটারগুলি ভাল কাজ করা বন্ধ করে দেয়। বাইপাস ক্যাপের পছন্দটি সর্বোচ্চ হয়ে যায়। ক্যাপাসিটর এবং সূচক উভয়ের জন্য সর্বদা প্রতিবন্ধকতা-ফ্রিকোয়েন্সি কার্ভ ব্যবহার করুন (কেবলমাত্র এল এবং সি এর সরল মান নয়)।


1

আমি ডান হাতের ব্যবস্থাটি এড়িয়ে যাব কারণ এটির কিছুটা ফ্রিকোয়েন্সিগুলিতে অনাকাঙ্ক্ষিত অনুরণনমূলক আচরণের (ভিউটে পরিমাপ করা) সম্ভাবনা বেশি।

এটি দরকারী হতে পারে।


আপনি এল 1, সি 1 এবং সি 2 এর দিক থেকে কিছু অনুমান দিতে পারেন?
স্যামুয়েল

আপনি লোড ক্যাপাসিটার জড়িত সার্কিটের কিউ চান, জপমালা (যে অঞ্চলে এটি অনুপ্রবেশশীল হয়) এবং ট্রেস প্রতিরোধের খুব বেশি না হওয়ার জন্য জড়িত, তাই আপনি ট্রেস প্রতিরোধের তুলনায় এক্সসি কম হতে চান, ক্যাপ ইএসআর প্লাস জপমালা প্রতিরোধের।
স্পিহ্রো পেফানি

@ সামুয়েল ক্যাপগুলির জন্য মানগুলি বাইপাসের সাধারণ মান হিসাবে ছবিতে (10uF এবং 0.1uF) রয়েছে are আমি ফেরাইট বিডটি বেছে নিই নি, যেহেতু পাওয়ার লাইনের ফিল্টারিংয়ের জন্য কোন ধরণের সবচেয়ে উপযুক্ত তা আমি জানি না। আমি প্রতিটি এলডিও এবং গ্রাহক উপাদান (এডিসি, ড্যাক, ওপ্যাম্প) এর মধ্যে এফবি স্থাপন করার পরিকল্পনা করছি। আপনার যদি কোনও পরামর্শ থাকে তবে দয়া করে আমাকে জানান।
নজর
আমাদের সাইট ব্যবহার করে, আপনি স্বীকার করেছেন যে আপনি আমাদের কুকি নীতি এবং গোপনীয়তা নীতিটি পড়েছেন এবং বুঝতে পেরেছেন ।
Licensed under cc by-sa 3.0 with attribution required.