এমন বেশ কয়েকটি প্রশ্ন রয়েছে যেগুলি স্ট্যান্ডার্ড সিএমওএস প্রক্রিয়া এবং ডিআরএএম উত্পাদন মধ্যে পার্থক্য উল্লেখ করে:
মাইক্রোকন্ট্রোলারদের কেন এত কম র্যাম থাকে?
এসডিআরাম তৈরির সময় তারা কীভাবে ডিআআরএএম প্রক্রিয়াতে যুক্তি সংহত করে?
এগুলি ঠিক কোন পার্থক্যগুলি, বা এটি সম্পূর্ণভাবে একটি বাণিজ্য গোপনীয়তা? আমি লিথোগ্রাফিক প্রক্রিয়াটির একটি সাধারণ উচ্চ-স্তরের বোঝার সাথে কারও জন্য একটি বিশদ উত্তর চাই।
উত্তর:
এখানে একটি (সামান্য তারিখ) কাগজ যে পার্থক্য আলোচনা হল: http://www.ece.neu.edu/faculty/ybk/publication/ASSESSING_MERDRAM_ELSEVIER.pdf
মূলত, এটি কয়েকটি গুরুত্বপূর্ণ পার্থক্য পর্যন্ত সিদ্ধ হয়।
বিদ্যুৎ সল্পতা. ডিআআরএএম কোষগুলির জন্য পাস ট্রানজিস্টরগুলি অবশ্যই খুব কম ফুটো হওয়া উচিত, অন্যথায় লিকাজের স্রোতটি এত তাড়াতাড়ি কোষে সঞ্চিত বিটকে প্রভাবিত করবে যাতে রিফ্রেশ চক্রের মধ্যে ডেটা হারিয়ে যাবে। ব্যবহৃত একটি কৌশল হ'ল সাবস্ট্রেট বায়াস - ট্রানজিস্টরের কার্যকারিতা পরিবর্তনের জন্য ওয়েফারের 'বাল্ক' একটি ননজারো ভোল্টেজে রাখা হয়। যুক্তির জন্য, আপনি সেরা পারফরম্যান্সের (সর্বোচ্চ গতি) জন্য 0 ভি বসে সাবস্ট্রেটটি চান। কাগজটি ইঙ্গিত দেয় যে 0.5 ইউএম লজিক প্রক্রিয়াতে একটি ডিআরএএম তৈরির ফলে একটি ড্রাম প্রক্রিয়াটির জন্য প্রয়োজনের চেয়ে 20 গুণ বেশি একবার রিফ্রেশ চক্র তৈরি হবে। উচ্চতর রিফ্রেশ রেট বিদ্যুতের ব্যবহার বাড়িয়ে তুলবে এবং মেমরি অ্যাক্সেসের সাথে বিলম্ব ঘটাতে পারে।
প্রান্তিক ভোল্টেজ। ফুটো বর্তমান কমিয়ে আনার জন্য উচ্চ প্রান্তিক ভোল্টেজের প্রয়োজন। যাইহোক, হাই থ্রেশহোল্ড ভোল্টেজ ট্রানজিস্টরগুলি স্যুইচ করতে ধীর হয় কারণ ট্রানজিস্টার স্যুইচ হওয়ার আগে ইনপুট ভোল্টেজ আরও উপরে উঠতে হয়, আরও সময় প্রয়োজন। থ্রেশহোল্ড ভোল্টেজ একটি সাবস্ট্রেট বায়াস প্রয়োগ করে বা ডোপেন্ট ঘনত্ব বাড়িয়ে সামঞ্জস্য করা যেতে পারে। কাগজটিতে বলা হয়েছে যে ডিআরএএম প্রক্রিয়া প্রান্তিক ভোল্টেজগুলি লজিক প্রক্রিয়া প্রান্তিক ভোল্টেজের চেয়ে প্রায় 40% বেশি। বিভিন্ন ট্রানজিস্টরকে বিভিন্ন পরিমাণে ডোপ করা সম্ভব, তবে এটি প্রক্রিয়া জটিলতা বৃদ্ধি করে।
অন চিপ আন্তঃসংযোগ ড্রাম ডিজাইনগুলি খুব নিয়মিত এবং তুলনামূলকভাবে সামান্য ক্রসিংয়ের সাথে প্রচুর সমান্তরাল তারগুলি জড়িত। লজিক ডিজাইনের জন্য আরও অনেক জটিলতা প্রয়োজন। ফলস্বরূপ, ডিআরএএম প্রক্রিয়াগুলি লজিক প্রক্রিয়াগুলির মতো অনেক ধাতব স্তর সমর্থন করে না। ডিআআরএএম কোষগুলি তৈরির কারণে একটি ডিআআরএএমের পৃষ্ঠও খুব আবদ্ধ, এটি ব্যবহার করা যেতে পারে এমন ধাতব স্তরগুলির সীমাবদ্ধ করে। লজিক ডিজাইনগুলি অনেক চাটুকার এবং পরের স্তর উপরে নির্মিত হওয়ার আগে প্রতিটি স্তরকে সমতল (প্ল্যানারাইজ) করার জন্য (খুব সূক্ষ্ম পলিশিং) ব্যবহার করা হয়। ডিআআরএএম প্রক্রিয়াগুলি প্রায় 4 টি ধাতব স্তরকে সমর্থন করে যখন লজিক প্রসেসগুলি 7 বা 8 এর উপরের দিকে সমর্থন করে Current শিল্পের বর্তমান যুক্তিযুক্ত স্থিতি 13 - 14 ধাতব স্তর।
অন্যান্য বিষয়. সেল ক্যাপাসিটারগুলিতে চার্জ রাখতে ড্রাম সেল ফাঁস অবশ্যই খুব কম রাখতে হবে। ক্যাপাসিটারগুলি অবশ্যই খুব দক্ষ ক্ষেত্রের হতে হবে, যা সিলিকনে ক্যাপাসিটারগুলির সাথে করা সহজ নয়। ডিআআরএএম প্রক্রিয়াগুলি ক্যাপাসিটারগুলি তৈরি করতে একটি বরং বিশেষায়িত প্রক্রিয়া ব্যবহার করে যা নিয়মিত লজিক প্রক্রিয়াগুলিতে পাওয়া যায় না।
টিএল; ডিআর: ডিআরএএম প্রক্রিয়াগুলি ধীর যুক্তি তৈরি করে, যুক্তি প্রক্রিয়াগুলি ফাঁসী ডিআরএএম উত্পাদন করে। প্রধান প্রক্রিয়াগুলির পার্থক্যগুলি হ'ল ধাতু স্তরের গণনা, ট্রানজিস্টর ডোপিং, ক্যাপাসিটর নির্মাণ এবং সাবস্ট্রেট বাইসিং।