ডিআআরএএম এবং অন্যান্য প্রচুর পরিমাণে অপ্রয়োজনীয় প্রক্রিয়াগুলিতে ফলন

Question

আমি এখনই ডিআরএএম-এর মতো নির্ভরযোগ্যভাবে অত্যন্ত জটিল কিন্তু অত্যন্ত ভঙ্গুর সিস্টেম তৈরির জন্য বিভিন্ন ধরণের কৌশলগুলিতে বৈদ্যুতিক প্রকৌশল সাহিত্যের সংযুক্ত করছি, যেখানে আপনার অনেক মিলিয়ন উপাদান রয়েছে এবং যেখানে একক ব্যর্থতা পুরো সিস্টেমটিকে ইট করে দিতে পারে ।

দেখে মনে হচ্ছে এটি একটি সাধারণ কৌশল যা অনেক বেশি বড় সিস্টেমের উত্পাদন এবং তারপরে স্থায়ী ফিউজগুলি ব্যবহার করে ক্ষতিগ্রস্ত সারি / কলামগুলি নির্বাচন করে অক্ষম করা। আমি [১] পড়েছি যে (২০০৮ হিসাবে) কোনও ডিআরএএম মডিউল লাইনের কাজটি বন্ধ করে দেয় না, এবং 1 জিবি ডিডিআর 3 মডিউলগুলির জন্য, সমস্ত মেরামত প্রযুক্তির জায়গায়, সামগ্রিক ফলন ~ 0% থেকে প্রায় 70% হয়ে যায় ।

তবে এটি কেবল একটি ডেটা পয়েন্ট। আমি যা ভাবছি তা হ'ল এটি কি এমন কিছু যা ক্ষেত্রের বিজ্ঞাপনে পরিণত হয়? SoA এর তুলনায় ফলনের উন্নতি নিয়ে আলোচনা করার জন্য কি কোনও উত্সসূত্র রয়েছে? আমার মতো এই সূত্র রয়েছে [2], যা প্রথম নীতি যুক্তি থেকে ফলন নিয়ে আলোচনা করার একটি ভাল কাজ করে তবে এটি 1991 এবং আমি ধারণা / আশা করি যে বিষয়গুলি এখন আরও ভাল।

অতিরিক্তভাবে, অপ্রয়োজনীয় সারি / কলামগুলির ব্যবহার কি এখনও আজও নিযুক্ত আছে? অতিরিক্ত অতিরিক্ত বোর্ড স্পেসের জন্য এই অপ্রয়োজনীয় প্রযুক্তি কী পরিমাণ প্রয়োজন?

আমি অন্যান্য সমান্তরাল সিস্টেমগুলিও দেখতে চাইছি যেমন টিএফটি প্রদর্শনের জন্য। একজন সহকর্মী উল্লেখ করেছিলেন যে স্যামসুং এক পর্যায়ে ভাঙা ডিসপ্লে উত্পাদন করা এবং তার প্রক্রিয়াটিকে গ্রহণযোগ্য ফলন হিসাবে উন্নত করার পরিবর্তে এটি মেরামত করা সস্তা বলে মনে করে। যদিও আমি এখনও এটি সম্পর্কে একটি শালীন উত্স খুঁজে পেতে পারি।

refs

[1]: গুটম্যান, রোনাল্ড জে, ইত্যাদি। ওয়াফার স্তর 3-ডি আইসিএস প্রক্রিয়া প্রযুক্তি। নিউ ইয়র্ক: স্প্রিঞ্জার, ২০০৮। [২]: হরিগুচি, মাসাহি, এট আল। "উচ্চ ঘনত্বের DRAMs এর জন্য একটি নমনীয় রিডানডেন্সি কৌশল" " সলিড-স্টেট সার্কিট, আইইইই জার্নাল 26.1 (1991): 12-17।

Comments

সারি এবং কলাম রিডানডেন্সি এখনও ব্যবহৃত হয়। ব্লক-লেভেল রিডানডেন্সিটি ইটানিয়াম 2 এল 3 ক্যাশে ব্যবহৃত হয়েছিল (দেখুন স্টেফান রুসু এট আল। "আইটানিয়াম 2 প্রসেসর 6 এম: উচ্চতর ফ্রিকোয়েন্সি এবং লার্জার এল 3 ক্যাশে", 2004)। ফলনের জন্য আরেকটি বিবেচনা হ'ল গতি / শক্তি / অপারেটিং তাপমাত্রা এবং "ক্ষমতা" উভয়ই বিন্যস্ত করা (উদাহরণস্বরূপ, চিপ মাল্টিপ্রসেসরগুলি মূল গুনের একটি বিস্তৃত সাথে বিক্রি করা যেতে পারে; এমনকি ত্রুটিযুক্ত উচ্চতর ত্রুটিযুক্ত গণনাও ডিআরএএম, অর্ধ-ক্ষমতা হিসাবে বিক্রি হতে পারে অংশ)।

— পল এ। ক্লেটন

আকর্ষণীয়, আপনাকে ধন্যবাদ। ক্যাশে নকশাটি দেখে, আমি দেখতে পাচ্ছি 140 টি সাববারে, প্রত্যেকের 2 টি উপ-ব্যাংক রয়েছে, যার পরিবর্তে আটটি 96x256 অ্যারে ব্লক রয়েছে। প্রতিটি ব্লকের 32 বিট রয়েছে। যার অর্থ, মোট, মোট * 140 * 2 * 8 * 96 * 256 * 32 = 1.762x10 ^ 9 বিট সংগ্রহের 48x10 ^ 6 বিট উত্পাদন করতে। এটা কি সঠিক?

— মফিস্টোফিলস

না, 32 বিটগুলি 96x256 ব্লকের অংশ (12 ক্যাশে উপায় * 8 * 4 * 32 বিট প্রতি ক্যাশে লাইন)। এটিও লক্ষ করা উচিত যে কিছু বিট ইসিসির জন্য ব্যবহৃত হয়, তাই ক্যাশে 6MiB ডেটা ছিল । (ইসিসি ব্যবহার বেনিংয়ের অধীনে ফলনের ক্ষেত্রে আরেকটি কুঁচকে পরিচয় করিয়ে দেয়। ইসিসি প্রয়োজনীয়তা প্রয়োগের সাথে পরিবর্তিত হয় এবং অতিরিক্ত ইসিসি কম শক্তি অংশের জন্য ডেটা ক্ষতি ছাড়াই লোয়ার ভোল্টেজ (বা ডিআরএএম-এর জন্য রিফ্রেশ রেট) সমর্থন করতে পাশাপাশি উত্পাদন জন্য সংশোধন সরবরাহ করতে ব্যবহৃত হতে পারে ত্রুটিযুক্ত বিষয়গুলি:

— এগুলি

আবার ধন্যবাদ. উত্পাদন প্রক্রিয়াটির সামগ্রিক ব্যয়ের জন্য এটি অনুমান করা আরও বেশি। অর্থাত্, এই 6 এমআইবিতে পৌঁছানোর জন্য অতিরিক্ত অতিরিক্ত বোর্ড স্পেস (শারীরিক সম্পদের ব্যয়ের প্রতিনিধি হিসাবে) কতটা প্রয়োজন? আমি L3 ক্যাশে নেওয়া অঞ্চল থেকে এটি অনুমান করার চেষ্টা করব এবং আপনার কাছে ফিরে আসব।

— মফিস্টোফিলস

বিট সেল এরিয়া ব্যবহার করা সারি ডিকোড এবং অন্যান্য ওভারহেডের জন্য অ্যাকাউন্ট করে না। অতিরিক্ত রাউটিং ওভারহেড উপেক্ষা করে 140 টি সাবহারে 4 টি অতিরিক্ত (3% ওভারহেডের তুলনায় কিছুটা কম) স্বীকৃতি দিয়ে রিডানডেনশির ক্ষেত্রের ওভারহেডটি সহজেই অনুমান করা যায়। এটিও লক্ষ করা উচিত যে 3MiB L3 ক্যাশে সংস্করণগুলি বিক্রি হয়েছিল, সুতরাং 6MiB সংস্করণের জন্য ফলন কম হওয়ার অনুমতি দেওয়া হয়েছিল। (আমি অনুমান করব যে এসআরএএম কোষের জন্য ন্যূনতম আকারের ট্রানজিস্টরগুলির চেয়ে কম ব্যবহার করা, কম ফুটো হওয়ার জন্য কার্যকর ত্রুটি হার কিছুটা হ্রাস করতে পারে)) 136 ব্যবহৃত সাবার্রিস ইসির (8 +% ওভারহেড) 8 এর জন্য নির্দেশ করে।

— পল এ। ক্লেটন

Answer 1

কোন প্রস্তুতকারকের হবে কি কখনো ফলন তথ্য প্রকাশ যদি না তারা কোনো কারণে করতে হবে। এটি একটি বাণিজ্য গোপনীয় হিসাবে বিবেচিত হয়। সুতরাং- আপনার প্রশ্নের সরাসরি উত্তর দিতে, না - এটি শিল্পে বিজ্ঞাপন দেওয়া হয় না।

তবে, এমন অনেক প্রকৌশলী রয়েছেন যাদের কাজ হ'ল লাইন থ্রুপুট এবং লাইন ফলন শেষ করা। এর মধ্যে প্রায়শই বেনিং এবং ব্লক রিডানডেন্সির মতো কৌশল ব্যবহারের ফলে লসকে যথেষ্ট পরিমাণে বিক্রয়যোগ্য হতে হয় losses ব্লক রিডানডেন্সি অবশ্যই আজ ব্যবহৃত হয়। এটি বিশ্লেষণ করা বেশ সহজ:

(প্রতিটি অংশে ব্যর্থ ব্লক) / (প্রতি অংশে ব্লক) * (প্রতি অংশে ব্যর্থ ব্লক) / (প্রতি অংশে ব্লক)

এটি আপনাকে উভয় সমান্তরাল ব্লক ব্যর্থ হওয়ার সম্ভাবনা অর্জন করবে। আমি সন্দেহ করি যে আপনি 70% এর চেয়ে কম ফলন সহ শেষ করতে চান, সাধারণত 90% ন্যূনতম গ্রহণযোগ্য ফলন।

Comments

আমি আপনার উত্তরটির প্রশংসা করার সময়, @ পল-এ-ক্লেটন এই তথ্য সরবরাহ করেছেন এবং মন্তব্যগুলিতে সত্যিকারের প্রকাশনা (বিশেষত Itanium 2) উদ্ধৃত করতে সক্ষম হয়েছিলেন। তদ্ব্যতীত, এই কাগজগুলিতে ব্লক রিডানডেনসি নিয়ে আলোচনা করা হয়েছে, এতে বলা হয়েছে, "সাবহারিগুলির এই ব্যবহারটি মূল তল-পরিকল্পনাকে সীমাবদ্ধ না করে মরা অঞ্চলের ব্যবহারকে অনুকূল করে তোলে" দোষ-সহনশীলতার কোনও উল্লেখ ছাড়াই। আপনার যদি এমন কাগজপত্রগুলি থাকে যা বিশেষত ত্রুটি মোকাবেলার জন্য একটি সরঞ্জাম হিসাবে ব্লক রিডান্ডেন্সির প্রস্তাব দেয় তবে সেগুলি প্রশংসিত হবে।

— মফিস্টোফিলস 16