উচ্চ-গতির ডিফারেনশাল ইন্টারফেসের জন্য এসি-কাপলিং ক্যাপাসিটারগুলি

Question

আপনি কি আমাকে ব্যাখ্যা করতে পারেন কেন এবং যেখানে আমাকে এসি-কাপলিং ক্যাপাসিটারগুলি (সাধারণত 0.1uF এর কাছাকাছি) উচ্চ গতির (1 ... 5 গিগাহার্টজ) ডিফারেনশিয়াল সিরিয়াল ইন্টারফেসগুলিতে (গিগাবিট ইথারনেট এসএফপি মডিউলগুলির জন্য সারডেসের মতো) রাখা উচিত?

আমি যা পড়েছি তা থেকে ক্যাপগুলি যতটা সম্ভব রিসিভার পিনের কাছাকাছি রাখা উচিত। যে কোনও বৈধ প্রবন্ধটি স্বাগত।

[CHIP1 RX+]--||-------------[CHIP2 TX+]
[CHIP1 RX-]--||-------------[CHIP2 TX-]
            0.1uF


[CHIP1 TX+]-------------||--[CHIP2 RX+]
[CHIP1 TX-]-------------||--[CHIP2 RX-]
                       0.1uF

তুমাকে অগ্রিম ধন্যবাদ

হালনাগাদ:

আইসি প্রস্তুতকারকের কাছ থেকে উত্তর পেয়েছে এবং এটি আমাকে ক্যাপগুলি ট্রান্সমিটারের কাছাকাছি রাখার পরামর্শ দেয়। সুতরাং দেখে মনে হচ্ছে যে আসল জায়গাটি নির্দিষ্ট আইসি কীভাবে কাজ করে তার উপর নির্ভর করে। কিছুক্ষণ আগে, অন্য প্রস্তুতকারকের সম্পূর্ণ বিপরীত পরামর্শ ছিল।

Comments

আপনি যা পড়েছেন তা ভুল, বা অসম্পূর্ণ বিশ্বাস করার কোনও যুক্তি আছে কি?

— নিক জনসন

এর মতো উচ্চ গতির জন্য, ডেটাশিটে সম্ভবত প্রস্তাবিত উপাদানগুলির স্থান নির্ধারণ বা তাদের নকশার গাইড অন্তর্ভুক্ত থাকবে।

— efox29

এছাড়াও আপনি যদি এই ধরণের গতি নিয়ে কাজ করে থাকেন এবং ক্যাপাসিটর স্থাপনের বিষয়ে আপনি অনিশ্চিত হন তবে আমার মনে হয় আপনার সামনে আরও সমস্যা রয়েছে। এই গতিতে (এবং এই গতি অর্জনের জন্য), নকশার (প্লেসমেন্ট, উপাদানগুলি, আকার, বোর্ড স্ট্যাকআপ, প্রতিবন্ধকতা, পিডিএন) আরও অনেক কিছু রয়েছে।

— efox29

বিভিন্ন চিপসের মধ্যে সাধারণ ভোল্টেজের পার্থক্যগুলি সরাতে এগুলি এসি কাপলিং ক্যাপাসিটারগুলি ...

— ব্যবহারকারী 19579

সাধারণত আপনি এগুলি রিসিভারের নিকটে বা ট্রান্সমিটারের কাছাকাছি রাখতে পারেন। এগুলি মাঝখানে রাখলে একাধিক প্রতিচ্ছবি হওয়ার কারণে জিনিসগুলি গোলমেলে যাওয়ার সম্ভাবনা বেশি। আফাইক, এগুলি এক প্রান্তে বা অন্য প্রান্তে রাখার পছন্দ করার কোনও কারণ নেই।

— ফোটন

Answer 1

কাপলিং ক্যাপাসিটারগুলি সাধারণত ট্রান্সমিটার উত্সের কাছাকাছি রাখা হয়।

ডাঃ জনসনের সাথে যেতে হলে আমাদের দূরত্ব নির্ধারণ করা দরকার। বেশিরভাগ এফআর 4 প্রকারের বোর্ডে সংকেতগুলির প্রসারণ বেগ প্রায় সি / 2। এটি অভ্যন্তরীণ স্তরগুলির জন্য প্রতি ইঞ্চি প্রায় 170ps এর সমান এবং বাহ্যিক স্তরগুলির জন্য প্রতি ইঞ্চি 160 পিএসের মতো।

2.5 গিগাবাইট / সেকেন্ডে চলমান একটি স্ট্যান্ডার্ড ইন্টারফেস ব্যবহার করে, ইউনিটের ব্যবধান 400ps হয়, সুতরাং সেই অনুযায়ী, আমাদের ট্রান্সমিটার থেকে 200 পিএসের চেয়ে অনেক কম হওয়া উচিত। যদি এই ইন্টারফেসটি কোনও আইসিতে প্রয়োগ করা হয়, তবে আপনার মনে রাখা দরকার যে বন্ড তারগুলি এই দূরত্বের অংশ। নীচে ইস্যুটি আরও কিছুটা গভীরভাবে দেওয়া হল।

অনুশীলনে, কাপলিং ডিভাইসগুলি ট্রান্সমিটার ডিভাইসের যতটা সম্ভব বন্ধ করা হয়। এই অবস্থানটি স্বাভাবিকভাবেই ডিভাইসের উপর নির্ভর করে পরিবর্তিত হয়।

এখন ক্যাপাসিটার। এটি এই গতিতে একটি আরএলসি ডিভাইস এবং বেশিরভাগ ডিভাইসগুলি মাল্টি-গিগাবিট অ্যাপ্লিকেশনগুলিতে স্ব-অনুরণনগুলির চেয়ে ভাল। এর অর্থ আপনার কাছে সম্ভবত একটি উল্লেখযোগ্য প্রতিবন্ধকতা থাকতে পারে যা সংক্রমণ লাইনের চেয়ে বেশি than

রেফারেন্সের জন্য, কয়েকটি ডিভাইসের আকারের জন্য স্বতঃবৃত্ততা: 0402 ~ 0.7nH 0603 ~ 0.9nH 0805 ~ 1.2nH

হাই ইম্পিডেন্স ডিভাইস সমস্যা (লিঙ্ক প্রশিক্ষণের প্রকৃতির কারণে পিসিআই এক্সপ্রেসে একটি বড় সমস্যা) পেতে, আমরা মাঝে মাঝে তথাকথিত বিপরীত জ্যামিতি ডিভাইসগুলি ব্যবহার করি কারণ অংশগুলির স্বতঃবৃত্ততা উল্লেখযোগ্যভাবে কম। বিপরীত জ্যামিতি যা বলে তা হ'ল: 0402 ডিভাইসে পরিচিতিগুলি 04 আলাদা করা থাকে, যেখানে 0204 ডিভাইস পরিচিতিগুলির মধ্যে দূরত্ব হিসাবে 02 ব্যবহার করে। একটি 0204 অংশের 0.3nH এর একটি স্বতঃস্বত্ব ind indanceance মান রয়েছে, যা ডিভাইসের কার্যকর প্রতিবন্ধকে উল্লেখযোগ্যভাবে হ্রাস করে।

এখন এই বিযুক্তি: এটি প্রতিবিম্ব উত্পাদন করবে। প্রতিবিম্বের আরও দূরে, সংকেতের স্থানান্তরের সময়ের 1/2 দূরত্বের মধ্যে উত্সের উপর বৃহত্তর প্রভাব (এবং শক্তি হ্রাস, নীচে দেখুন); এর বাইরে সামান্য পার্থক্য আসে।

উত্স থেকে স্থানান্তর সময় বা আরও 1/2 দূরত্বে প্রতিফলন সহগ সমীকরণ ([Zl - Zs] / [Zl + Zs]) ব্যবহার করে প্রতিফলন গণনা করা যেতে পারে। প্রতিবিম্বটি যদি এমনভাবে উত্পন্ন হয় যে এর চেয়ে কার্যকর প্রতিফলন কম হয়, আমরা কার্যকরভাবে প্রতিফলন সহগ এবং হ্রাস শক্তি হ্রাস করেছি। ট্রান্সমিটারের সাথে সম্পর্কিত যে কোনও পরিচিত প্রতিবিম্বটি তত কাছাকাছি থাকতে পারে, এটির সিস্টেমে এর কম প্রভাব পড়বে। এই কারণেই উচ্চ গতির ইন্টারফেসগুলির সাথে বিজিএ ডিভাইসের অধীনে ব্রেক-আউট ভায়াসটি যতটা সম্ভব বলের কাছাকাছি করা হয়। এটি প্রতিবিম্বের প্রভাব হ্রাস সম্পর্কে।

উদাহরণস্বরূপ, যদি আমি উত্স থেকে 0.1 ইঞ্চিতে কাপলিং ক্যাপাসিটারটি (2.5Gb / সেকেন্ড লিঙ্কের জন্য) রাখি, তবে দূরত্বটি 17ps এর সময়ের সমান হয়। যেহেতু এই সংকেতগুলির স্থানান্তর সময় সাধারণত 100 টি পিকোসেকেন্ডের চেয়ে বেশি দ্রুত সীমাবদ্ধ থাকে তাই প্রতিচ্ছবি সহগটি 17%। নোট করুন যে এই রূপান্তরের সময়টি 5GHz সংকেত প্রাপ্ত প্রত্নসমুহের সমান। আমরা যদি ডিভাইসটি আরও দূরে রাখি (সংক্রমণের সময় / 2 সীমা ছাড়িয়ে) এবং 0402 100nH এর জন্য আদর্শ মানগুলি ব্যবহার করি তবে আমাদের কাছে Z (ক্যাপ) = 22 ওহমস, জেড (ট্র্যাক) প্রায় 50 টি ওহম রয়েছে এবং তাই আমাদের প্রতিচ্ছবি রয়েছে প্রায় 40% এর সহগ। আসল প্রতিচ্ছবিটি ডিভাইস প্যাডগুলির কারণে আরও খারাপ হবে।

Comments

পিটার, প্রথমবার জবাবের জন্য আপনাকে ধন্যবাদ! ক্যাপাসিটরগুলি এই ফ্রিকোয়েন্সিগুলিতে আদর্শ ডিভাইস না হওয়ার কারণে টিএক্সের কাছে ক্যাপগুলি রাখার ফলে প্রতিচ্ছবি থেকে প্রভাব কমে যায়। এটি ক্যাপাসিটারগুলির সিরিয়াল সংযোগের জন্য সত্য (আমার প্রশ্নের মতো)? দুটি আইসির একই ভিত্তি, পাওয়ার উত্স থাকলে আমাদের কেন এই সিরিয়াল ক্যাপাসিটারগুলি দরকার ?

— কনস্ট্যান্টিন

হাই কনস্টান্টিন.দ্বিতীয় আইসি-তে একই নেই

— পিটার স্মিথ

মন্তব্যটি ঠিক করতে। স্থানান্তরের গতিতে (5GHz আর্টফ্যাক্টস) উত্স এবং গন্তব্যস্থলে কার্যকর স্থলটি এক রকম হয় না (স্থল এই গতিতে একটি বিতরণকারী উপাদান)। ট্রান্সমিটারে আউটপুট কমন মোড ভোল্টেজ রিসিভারে গ্রহণযোগ্য পরিসরে নাও থাকতে পারে the

— পিটার স্মিথ

Answer 2

প্রথমে আপনি এসি কাপলিং কেন ব্যবহার করবেন? ডাঃ জনসনের কাছ থেকে এখানে তিনটি সাধারণ কারণ আপনি সেগুলি ব্যবহার করতে চাইতে পারেন:

• বিভিন্ন স্যুইচিং প্রান্তিকের সাথে যুক্তি যুক্ত পরিবারগুলিকে আন্তঃসংযোগ করার সময় ডিসি বায়াস স্তর পরিবর্তন করতে।
• অপসারণযোগ্য ইন্টারফেস সরবরাহ করতে যা আউটপুট ড্রাইভারদের ক্ষতি না করেই স্থলভাগে ছড়িয়ে দেওয়া যেতে পারে।
• ডিফারেনশিয়াল সিগন্যালিং এবং ট্রান্সফর্মার কাপলিংয়ের সাথে মিলিত হয়ে দুটি পণ্য চ্যাসির মধ্যে কোনও ডিসি সংযোগের প্রয়োজন ছাড়াই বাক্সগুলিতে সংযোগ স্থাপন করতে।

মধ্যম বিকল্পটি হ'ল উদাহরণস্বরূপ অপসারণযোগ্য পিসি কার্ড দিয়ে এটি করার অন্যতম প্রধান কারণ।

এখন কোথায় রাখব। আপনার সিগন্যাল লাইনে যে কোনও এসি কাপলিং ক্যাপাসিটার রাখুন তা নিম্ন প্রতিবন্ধী পয়েন্ট হতে চলেছে এবং এর ফলে উত্সটিতে একটি নেতিবাচক প্রতিচ্ছবি ঘটবে। এই প্রতিবিম্বটি ফিরে আসবে কি না এবং অন্য বিটগুলির সাথে হস্তক্ষেপ আপনার সিগন্যালের গতি এবং আপনার ট্রান্সমিটার থেকে এই প্রতিবিম্ব পয়েন্টের দূরত্ব দ্বারা নির্ধারিত হয়।

আবার জনসনের আরও একটি উদাহরণ থেকে তিনি পরামর্শ দিয়েছেন যে এই আইএসআই এড়ানোর জন্য আপনার ক্যাপগুলি "বাউড ইন্টারভ্যালের ১/২ এর চেয়ে কম" এর মধ্যে রাখা উচিত। ১০০ জিপিএসের সার্ডস লিঙ্কের উদাহরণ দিয়ে ১০০ সের কিছুটা সময় নিয়ে তিনি প্রস্তাব দিয়েছেন যে ১০০ মিলিলের চেয়ে কম দূরত্ব দেবে। তারপরে তিনি আরও ব্যাখ্যা করেন যে কীভাবে আপনি আপনার ক্যাপগুলির পরজীবী ক্যাপাসিট্যান্স এবং তাদের নিম্ন প্রতিবন্ধক প্রতিবিম্ব পয়েন্টটি হ্রাস করতে পারেন।

প্রায় 4 বা 5 ইঞ্চি বিট সময় এবং এটির 10 তম গ্রহণের সময় 667ps এর বিট সময় সহ 1.5 জিবিপিএসে চিন্তা করার এই লাইনটি প্রসারিত করা আপনাকে প্রায় আধা ইঞ্চি পেয়ে যায়। এটি আমার কাছে মোটামুটি রক্ষণশীল মনে হয় তবে সম্ভবত এটিই মূল বিষয়। অনুশীলনে আমি পিসিআইয়ের জন্য ব্লকিং ক্যাপগুলি সরাসরি সংযোজকের উপরে রেখেছি তবে আবার আমি সংযোগকারীটির সাথে ক্যাপগুলির প্রতিবিম্ব পয়েন্টটি লম্পট করছি।

আপনার প্রশ্নটি সত্যই সংক্রমণ লাইনের তত্ত্বের সাথে সম্পর্কিত এবং প্রতিচ্ছবি কীভাবে কাজ করে তা সম্পর্কিত। এটি পড়ার পরে, আপনার যদি কোনও সরঞ্জাম অ্যাক্সেস থাকে তবে সম্ভবত কিছু সিমুলেশনগুলি করা, বা বিভিন্ন স্থানে ক্যাপগুলি সহ একটি সাধারণ বোর্ড পরীক্ষা আপনাকে আপনার অ্যাপ্লিকেশনটির সর্বোত্তম পন্থা নির্ধারণে সহায়তা করবে।

Comments

আমি ডঃ জনসনের কারণগুলির সাথে একমত তবে ট্রান্সমিশন তত্ত্ব সম্পর্কিত আপনার সিদ্ধান্তের সাথে আমি একমত নই। একটি ক্যাপাসিটার (জেডিসি) এর প্রতিবন্ধকতাটি স্মরণ করুন 1 / jwc। 10GHz এ, 0.1 ইউএফ ক্যাপটিতে 1 ওএম এর প্রতিবন্ধকতা রয়েছে। 50, 100 বা 85 ওহম সংকেতের জন্য, এটি মোটামুটি তুচ্ছ। আপনি উপাদান পছন্দ এবং সংযোগকারীদের থেকে বৃহত্তর প্রতিবন্ধী প্রকরণ পেতে চাই। তদ্ব্যতীত, এই প্রতিবন্ধকতা কেবলমাত্র উচ্চতর ক্রম সুরকার্যের জন্য হ্রাস পায়। এই কারণে, আমরা ডিজিটাল সমাপ্তি নিয়ন্ত্রণের জন্য প্রতিরোধকদের পছন্দ করি। ক্যাপাসিটার নয়।

— lm317

হ্যাঁ ... তবে আপনি ডিসি ব্লক করতে প্রতিরোধক ব্যবহার করতে পারেন? এটি এই পদ্ধতির মূল বিষয়টি কোনওভাবেই সমাপ্তি প্রকল্প হিসাবে কাজ করবে না not

— কিছু হার্ডওয়্যার গাই

পরিবর্তনের রেখাগুলি কীভাবে কাজ করবে তা সম্পর্কে আমার বক্তব্যটি হ'ল অপেরা যদি বোঝেন যে প্রতিবন্ধকতা বন্ধ হওয়া কীভাবে উদাহরণস্বরূপ প্রতিফলন ঘটায় তবে আপনি কেন এই ক্যাপগুলি আপনার টিএক্সের কাছাকাছি রাখবেন সে বিষয়ে তাদের আরও স্বজ্ঞাগত উপলব্ধি থাকতে পারে।

— কিছু হার্ডওয়্যার গাই

আমরা একই পয়েন্ট হতে পারে তর্ক। আমি নিশ্চিত নই. আমি মনে করি যে আমরা উভয়ই একমত যে প্রতিরোধক এবং ক্যাপাসিটারগুলির নিজস্ব উদ্দেশ্য রয়েছে এবং কোনওটি প্রতিস্থাপন করে না। এটি বলেছিল, যেহেতু আমি মনে করি ক্যাপাসিটারগুলির নগণ্য প্রতিচ্ছবি প্রভাব রয়েছে, তাই লাইনে তাদের অবস্থান কোনও বিষয় নয়।

— lm317

হ্যাঁ হ্যাঁ সম্ভবত সেখানেই আমরা আপনার গতির উপর নির্ভর করে on মনে রাখবেন এটি একটি আদর্শ ক্যাপাসিটার নয় তবে বোর্ডে একটি শারীরিক কাঠামো রয়েছে এবং এতে মাউন্টিং প্যাড রয়েছে যা রেফারেন্স প্লেনটিতে পরজীবী ক্যাপাসিটেন্স রয়েছে এবং তারা সংযুক্ত ট্রেসের তুলনায় কম প্রতিবন্ধকতা রয়েছে। শারীরিক ক্যাপ নিজেই তার একটি শারীরিক কাঠামো এবং মাউন্টিং থেকে এছাড়াও একটি সূক্ষ্ম এবং গৌণ প্রতিরোধক উপাদান রয়েছে, অন্যথায় একটি ক্যাপ প্রতিবন্ধী এর প্লট একটি ভি হিসাবে দেখাবে না

— কিছু হার্ডওয়্যার গাই

Answer 3

আপনি কেন আপনার উচ্চ-গতির সংকেতগুলিতে এসি কাপলিং ক্যাপাসিটার যুক্ত করবেন? তারা প্রতিবন্ধকতা বন্ধ করে দেয় যা কেবলমাত্র সংকেত অখণ্ডতা (?) ক্ষতি করতে পারে।

এসি সংযোগকারীগুলিকে হাই-স্পিড সিগন্যালিং (ইউএসবি 3 / পিসিআই / ডিসপ্লেপোর্ট / ...) ব্যবহার করার কারণটি আইসি প্রস্তুতকারকদের বিভিন্ন বিদ্যুত সরবরাহ করতে পারে যা তাদের আর্কিটেকচারের চেয়ে আরও ভাল ফিট করে।

উদাহরণস্বরূপ, এইচডিএমআইয়ের 4 টি ডিফারেনশিয়াল জোড়া রয়েছে। প্রতিটি সংকেত 50 ওহম থেকে 5 ভি পর্যন্ত সমাপ্ত হয়। আপনি যদি এইচডিএমআই দিয়ে আইসি ডিজাইন করেন তবে আপনার অবশ্যই একটি 5 ভি সরবরাহ করতে হবে। এটি একটি মারাত্মক ব্যথা-যা অতিরিক্ত ব্যয় এবং জটিলতা যুক্ত করে।

ডিসপ্লেপোর্টে উচ্চ গতির সংকেতগুলিতে এসি কাপলিং ব্যবহার করা হয় যাতে প্রতিটি আইসি প্রস্তুতকারক বিদ্যুৎ সরবরাহের জন্য যা প্রয়োজন তার প্রয়োজন অনুসারে ব্যবহার করতে পারে।

এসি কাপলিংয়ের নিজস্ব চ্যালেঞ্জগুলির একটি সেট রয়েছে। এসি কাপলিং ক্যাপাসিটার সংযোজনকারী সংযোজনগুলি ছাড়াও, যোগাযোগ শুরু হওয়ার আগে ডিসি অফসেটটি লাইন থেকে সরানো হয়েছে কিনা তা নিশ্চিত করার জন্য সাধারণত কিছু প্রারম্ভিক / ব্যালেন্সিং (সাধারণত 0 এর এবং 1 এর স্ট্রিং) প্রয়োজন। একবার যোগাযোগ শুরু হয়ে গেলে 0 এবং 1 এর একই সংখ্যার প্রেরণ করে লাইনটি ভারসাম্য বজায় রাখার জন্য যত্ন নেওয়া উচিত। (8 বি / 10 বি এনকোডিং দেখুন)

Answer 4

1) সূত্র ব্যবহার করে আপনার প্রথমে ক্যাপাসিটরের মোট প্রতিবন্ধকতা গণনা করা উচিত:

ইএসআর এবং ইএসএল মান নির্মাতারা সরবরাহ করেছেন (বা সুদের ফ্রিকোয়েন্সিতে প্রতিবন্ধকতা সন্ধান করতে একটি ডেটাসিটে একটি প্রতিবন্ধক বক্র ব্যবহার করুন)। একটি ভাল লো-ইএসএল সিরামিক ক্যাপটিতে প্রায় 1 গিগাহার্জ প্রতি 0.5 ওহম থাকতে পারে।

2) যদি মানটি আরও কম হয় তবে লাইনটির বৈশিষ্ট্যযুক্ত প্রতিবন্ধকতা, আপনি লাইনে কোথায় রেখেছেন তা বিবেচ্য নয়: ট্রান্সমিটার বা রিসিভারে।

আরএক্সের কাছাকাছি ক্যাপাসিটারটি যুক্ত করার সময়, যদি প্রতিবন্ধকতা ছোট হয় তবে এটি সমাপ্তি প্রতিরোধকের (বা এটি আরএক্সে যাই হোক না কেন) এর সাথে ধারাবাহিক হয় এবং বস্তুগতভাবে সংকেত অখণ্ডতা (50 ওহম + 0 ওহম = 50 ওহম) প্রভাবিত করে না।

3) ক্যাপের আদর্শ অবস্থানটি টিএক্স-এ রয়েছে, কারণ প্রতিবিম্বিত সংকেত সংক্রমণ সংকেতটিতে "যুক্ত হবে"। আরএক্সে অবস্থানের ক্ষেত্রে, প্রতিবিম্বিত সংকেতটি আইএসআই তৈরি করে পরবর্তী প্রতীক (কোনও লাইনের সময় বিলম্বের উপর নির্ভর করে) যোগ করতে পারে।

---

সুতরাং, সাধারণভাবে, অবস্থানের প্রয়োজনীয়তা (টিএক্স বা আরএক্স এ) সেই ফ্রিকোয়েন্সিটির সুদের ফ্রিকোয়েন্সি এবং মোট ক্যাপাসিটার প্রতিবন্ধিতার উপর নির্ভর করে।

আপনার ক্ষেত্রে জেড Z0 এর চেয়ে খুব ছোট হতে পারে না । 1 গিগাহার্জ-এর জন্য, প্রস্তাবনামূলক প্রতিক্রিয়াটি কেবল 6 ওহমের কাছাকাছি হতে পারে (ধরে নেওয়া 1 এনএইচ ইএসএল, এল * 2 * পাই * চ)। সুতরাং, এই জাতীয় উচ্চ ফ্রিকোয়েন্সিগুলির জন্য (1 গিগাহার্টজ এবং তার বেশি) ক্যাপটি আদর্শভাবে টিএক্সের কাছে থাকা উচিত, আরএক্সের কাছে নয়।

তবে নিম্ন ফ্রিকোয়েন্সিগুলির জন্য, যখন ক্যাপাসিটার প্রতিবন্ধকতা অবহেলা করা যায় (জেড 0 এর তুলনায়), ক্যাপাসিটরটি আরএক্সের পাশে রাখা যেতে পারে (যেমনটি কখনও কখনও অনুশীলন হিসাবে করা হয়) ডাব্লু / ও সিগন্যাল অখণ্ডতার জন্য উপাদানটির ক্ষতি হয়।

আপডেট
"ছোট" জেড এর ক্ষেত্রে এটি উপরে থেকে পরিষ্কার।

"বৃহত্তর" জেডের ক্ষেত্রে বর্ধিত নিয়মটি হ'ল:
- উত্স সমাপ্তির জন্য রিসিভারে একটি কাপলিং ক্যাপাসিটার রাখুন।
- লোড সমাপ্তির জন্য ট্রান্সমিটারে একটি কাপলিং ক্যাপাসিটার রাখুন।
- লোড-উত্স (দ্বৈত) সমাপ্তির জন্য এটি কোনও ব্যাপার নয়।

বিশেষত, উত্স সমাপ্তির ক্ষেত্রে, ট্রান্সমিটারে একটি ডিকোপলিং ক্যাপাসিটার রাখার সুপারিশটি ভুল । জেড Z0 এর সাথে সিরিজে রয়েছে (এতে যুক্ত হয়েছে)। প্রতিবিম্বের উপর সরাসরি নেতিবাচক প্রভাব রয়েছে। জেডটি যদি রিসিভারে থাকে (এটি কাছাকাছি ধরে নিচ্ছেন) তবে কোনও নেতিবাচক প্রভাব নেই (জেড কিছু বড় লোড প্রতিরোধের সাথে যুক্ত করা হয়, জেড + ইনফিনিটি = ইনফিনিটি)।