ন্যানড বা এনওআর গেটের ন্যূনতম সংখ্যা নির্ধারণের জন্য কি কোনও অ্যালগরিদম রয়েছে?
- ইনপুট দেওয়া নম্বর
- পরিপূরক ইনপুটটির উপলব্ধতা / অনুপলব্ধতা
বুলিয়ান এক্সপ্রেশন উপলব্ধি করার জন্য প্রয়োজনীয়? আমরা কর্নো মানচিত্রের মাধ্যমে সংক্ষিপ্ত আকারের মাধ্যমে একটি AND-OR ফর্ম পেতে পারি যা সর্বনিম্ন (যতদূর আমি জানি, কুইন-ম্যাকক্লুসকি অ্যালগোরিদম এগুলি নির্বিচারে গ্রহণ করে)। NAND বা NOR বাস্তবায়নের জন্যও কি একই জাতীয় কৌশল উপস্থিত রয়েছে? কমপক্ষে, এই জাতীয় কৌশলটি প্রকৃত চিত্রটি না পেয়েও প্রয়োজনীয় ন্যূনতম / এনওআর গেটগুলির প্রয়োজনীয় ন্যূনতম সংখ্যা নির্ধারণ করতে হবে?
মূল বিষয়গুলিতে দে মরগানের আইন প্রয়োগ করা নির্বিচারবাদী বলে মনে হয় না,
A ⊕ B = A'B + AB' = ((A'B)'(AB')')' [5 NAND gates]
A ⊕ B = (AB + A'B')' = ((ABAB+ABB') + (A'AB+A'B'))' = (AB(AB+B') + A'(AB+B'))' = ((AB+A')(AB+B'))' = (((AB)'A)'((AB)'B)')' [4 NAND gates by reusing (AB)']
এটি কি দ্বি-পর্যায় বা বহু-পর্যায় বাস্তবায়নের জন্য?
—
ফিজ
@ রেসপাউনফ্লুফ মাল্টি-লেভেল বাস্তবায়নের লক্ষ্য গেটের সংখ্যা হ্রাস করা, সুতরাং ন্যূনতম ন্যানড / এনওআর বাস্তবায়নটিও বহু-স্তরের হওয়া উচিত।
—
সামিক
কে-ম্যাপ আপনাকে বহু-স্তরের অপ্টিমাইজেশনের জন্য সর্বনিম্ন ফলাফল দেয় না।
—
ফিজ
