আরসি ডিফারিয়েটর সার্কিটের ব্যাখ্যা


12

আরসি ডিফারিয়েটর সার্কিট

এটি ইনপুট / আউটপুট ভোল্টফর্মের সাহায্যে একটি বেসিক আরসি ডিফারেন্টিটারের সার্কিট।

  1. প্রথমত, সরবরাহটি এখনও অবিরত থাকা অবস্থায় কেন আউটপুট ভোল্টেজ (ক্যাপাসিটর থেকে চার্জ ছাড়ানো) হ্রাস হচ্ছে তা আমি বুঝতে পারি না।
  2. দ্বিতীয়ত, রেজিস্টার জুড়ে ভোল্টেজ কেন নেতিবাচক স্তরে নেমে আসে আমি তা পাই না।

আমি জানি এটি একটি সহজ প্রশ্ন তবে দয়া করে আমাকে এই বেসিক সার্কিটটি বুঝতে সহায়তা করুন - ধন্যবাদ।


3
+1, দুর্দান্ত চিত্র। এছাড়াও, আপনার প্রশ্নটি সহজ বলে মনে হতে পারে তবে এটি তুচ্ছ নয়!
zebonaut

উত্তর:


8

দীর্ঘ গল্প সংক্ষিপ্ত: আপনার ইনপুট সিগন্যালের নিম্ন-থেকে-উচ্চতর সংক্রমণের জন্য, আপনার ক্যাপাসিটারটি ডিসচার্জ হয় না, এটি চার্জ করা হয় , এবং উচ্চ থেকে নীচে রূপান্তর না হওয়া পর্যন্ত এটি চার্জ থাকে remains

যাইহোক, এখানে দীর্ঘ গল্প:

আমরা আর ও সি এর পরিবর্তিত অবস্থানগুলি দিয়ে শুরু করার স্বাধীনতা গ্রহণ করি; নোট যে আমি  = আমি সি  = আমি আর , তাই আমরা সত্যিই এই (KCL) করতে অনুমতি দেওয়া হয়। এই চিত্রটি আপনি সাধারণত কোনও প্রতিরোধকের মাধ্যমে ক্যাপাসিটরের জন্য চার্জ হওয়ার জন্য দেখতে পান, তাই এটি চেষ্টা করার মতো হতে পারে:

আর এর মাধ্যমে সি চার্জ করার জন্য আরসি সার্কিট

আমরা দেখতে পারি কিভাবে সি রেসিন সময় ধ্রুবক প্রয়োজন এবং ইনপুট ভোল্টেজ ভী 0 ভী থেকে পদক্ষেপ মাত্রার অনুযায়ী অনুযায়ী অভিযুক্ত করা হয় মধ্যে । এছাড়াও, আমরা দেখতে পাচ্ছি যে ক্যাপাসিটারের শীর্ষে রোধকের ওপারে থাকা ভোল্টেজটি ক্যাপাসিটরকে যত বেশি চার্জ করে তত কম হয়: ভি আর  = = ইন  - ভি সি । ইতিমধ্যে আউটপুট ভোল্টেজ হ্রাস সম্পর্কে এটি আপনার প্রথম প্রশ্নের প্রায় উত্তর দেয়; আমাদের কেবল এই কনফিগারেশনটি আবারও উল্টাতে হবে।

এখানে আবার আপনার মূল সার্কিটটি রয়েছে, কয়েকটি চিহ্ন সহ আমাদের ব্যাখ্যাটির প্রয়োজন হবে, আমাদের ধারনা নেই যে আমাদের কোনও বোঝা নেই এবং নীচে সিটির   জন্য ভি আউট সমীকরণ এবং সমীকরণগুলি সমীকরণ ।

আরসি ডিফারেন্টিটার

আমরা কল্পনা করতে পারি যে সি উপরের প্লেট ভী এ থাকে মধ্যে , নিম্ন প্লেট, 0 ভী প্রতি অভিযুক্ত হয়ে যায় এবং পরিশেষে, কোন ভোল্টেজ রোধ জুড়ে বাকি, নিম্ন প্লেট এবং 0 ভি মধ্যে

এটি অবশেষে আপনার প্রশ্নের প্রথম অংশটির উত্তর দেয় (কেন সি ডিসচার্জ হয়?) - এটি ছাড়ানো হয় না, এটি সত্যই চার্জ করা হয়; আমরা কেবল উপরের প্লেটের দিকে নজর দিচ্ছি না, তবে রেজিস্টারের সাথে যুক্ত নীচের প্লেটে ধীরে ধীরে আর এর মাধ্যমে নীচে টানছি being

এখন, মনে রাখা যাক আউটপুট ভোল্টেজ প্রতিরোধকের জুড়ে ভোল্টেজের সমান। ভি আউট  = ভি আর  = আর × আই আর , এবং আবার ধরে নিয়েছি যে আমি আউট  = ০ (নগণ্য লোড), ভি আউট  = আর × আই সি । অন্য কথায়, আউটপুট ভোল্টেজ ক্যাপাসিটরের চার্জিং প্রবাহের সাথে সমানুপাতিক, প্রতিরোধকের আর এর মান দ্বারা ছোট হয় aled

ইনপুট সিগন্যালের একটি নিম্ন থেকে উচ্চ পদক্ষেপ এইভাবে আর জুড়ে একটি ইতিবাচক স্পাইক তৈরি করবে, যেমনটি আমরা ইতিমধ্যে গণনা করেছি। আমরা যখন সমস্ত কিছু বিপরীত করি, আমরা দেখি যে উচ্চ-নীচু পদক্ষেপ কীভাবে নেতিবাচক স্পাইক তৈরি করবে কারণ C এর মাধ্যমে প্রবাহিত তীরটি আমরা আই সি এর জন্য বিপরীত দিকে প্রবাহিত করছি - যা আপনার প্রশ্নের দ্বিতীয় অংশের উত্তর দেয় ( "কেন আমরা আউটপুট নেতিবাচক স্পাইক পাই?")।

আপনি যদি (এবং আমি এটি মজাদার মনে করি!) পছন্দ করেন তবে আপনি আরও কিছু ছবি আঁকতে পারেন এবং নিজের জন্য উচ্চ থেকে নীচের ইভেন্টটি গণনা করতে পারেন।


11

সম্পাদনা করুন
নেতিবাচক ভোল্টেজটি কিছুটা অপ্রত্যাশিত যদি আপনি জানেন যে কোনও নেতিবাচক সরবরাহ নেই। আমরা যখন ক্যাপাসিটরের ওপারে ভোল্টেজটি দেখি তখন এটি সার্থক হয়। যখন পাওয়ারটি প্রথম প্রয়োগ করা হয় তখন ক্যাপাসিটরের উভয় পক্ষের ভোল্টেজ শূন্য হয়। আমরা স্কোয়ার ওয়েভ শুরু করি এবং ইনপুটটি 5 ভিতে যায় to ক্যাপাসিটরগুলি তাদের জুড়ে দ্রুত ভোল্টেজ পরিবর্তন করতে নারাজ। এগুলি দ্রুত চার্জ করতে আপনাকে প্রচুর কারেন্ট সরবরাহ করতে হবে। কিন্তু প্রতিরোধক এটি অনুমতি দেয় না, তাই প্রাথমিকভাবে যা ঘটে তা হ'ল ক্যাপাসিটরের ডান দিকটি কেবল ইনপুট অনুসরণ করে; এটি +5 ভি পর্যন্তও যায় এবং তারপরে ধীরে ধীরে প্রতিরোধকের মাধ্যমে চার্জ হয়ে যায়। (দ্রষ্টব্য যে এখানে চার্জিংয়ের অর্থ ভোল্টেজ হ্রাস করা, যেহেতু ইনপুটটিতে ভোল্টেজটি ইতিবাচক)

ইনপুট যখন শূন্যে যায় তখন অনুরূপ কিছু ঘটে। আবার আউটপুট ইনপুট অনুসরণ করবে কারণ ভোল্টেজ সেই দ্রুত পরিবর্তন করবে না। তবে ইনপুটটি 5 ভি এবং আউটপুট 0 ভি-তে ছিল So

এখানে চিত্র বর্ণনা লিখুন

আমি আপনার অঙ্কন একটি তৃতীয় বক্ররেখা যোগ করেছি। উপরেরটিটি ইনপুট, মাঝেরটি আউটপুট এবং নীচের অংশটি হ'ল পার্শ্ববর্তী ক্যাপাসিটর জুড়ে ভোল্টেজ between আপনি দেখতে পারেন যে এটি দ্রুত ভোল্টেজ পরিবর্তন ছাড়াই পরিচিত চার্জ-স্রাবের ধরণ অনুসরণ করে।
সম্পাদনার সমাপ্তি


নিম্নতর ভোল্টেজ (*) প্রতিরোধকের কারণে। এটি সময় ধ্রুবক আরসি দ্বারা নির্ধারিত হারে তাত্ক্ষণিকভাবে আউটপুট ভোল্টেজকে টেনে আনবে। 1 আরসি সময়ের পরে ভোল্টেজ প্রায় 5 টি আরসি সময় 1% (থাম্বের নিয়ম) পরে 37% (1 / e) এ নেমে যাবে।

এটি দেখার আরও একটি উপায় এখানে রয়েছে:
negativeণাত্মক প্রান্তগুলি প্রান্তের উচ্চ ফ্রিকোয়েন্সি দ্বারা ঘটে থাকে। একটি প্রান্তে একটি প্রশস্ত বর্ণালী রয়েছে, স্টেপারটি প্রান্তটি বৃহত্তর বর্ণালী। নিম্ন ফ্রিকোয়েন্সিগুলির বিপরীতে high উচ্চ ফ্রিকোয়েন্সিগুলি ক্যাপাসিটরটি প্রায় অযত্নে অতিক্রম করবে। সুতরাং যদি ইনপুটটি 5 ডিগ্রি থেকে 0 ডিগ্রি অবধি নেতিবাচক প্রান্ত দেখায় তবে আপনার আউটপুটে 5 ভি নেগেটিভ-প্রান্ত থাকবে। যদি সেই সময়টির স্তরটি শূন্যের কাছাকাছি থাকে তবে ভোল্টেজটি -5 ভিতে যাবে the ভি


(*) আমি এখানে "স্রাব" শব্দের অপব্যবহার করেছি, যা জেবোনট যথাযথভাবে উল্লেখ করেছেন, এটি ভুল। আপনি যা করছেন ক্যাপাসিটরটি চার্জ করছে । ইনপুটটি +5 ভি তে হবে এবং এক মুহুর্তের জন্য আউটপুটও আসবে, যেহেতু ক্যাপাসিটারটিতে কোনও পরিবর্তন নেই। আউটপুট ভোল্টেজ হ্রাস পাওয়ার সাথে সাথে ক্যাপাসিটর জুড়ে ভোল্টেজ বৃদ্ধি পায় , যার অর্থ এটি চার্জ হয়ে যায়, ছাড়েনি not


তবে আমার বক্তব্যটি হ'ল ক্যাপাসিটারটিকে সিগন্যাল 1 (5 ভি) না হওয়া পর্যন্ত স্রাব করা উচিত নয়, কারণ এটি বিদ্যুত সরবরাহ থেকে ডিসচার্জ চার্জগুলি পুনরুদ্ধার করতে পারে এবং রেজিস্টারের (ভোল্টেজ) ভোল্টেজ সর্বোচ্চ সম্ভাব্য ভোল্টেজের মতো থাকবে।
নিশু

1
@নিশু - আপনার (সঠিক) অঙ্কন দেখায় যে এটি সত্য নয়। ক্যাপাসিটার এবং রেজিস্টার একটি ভোল্টেজ বিভাজক তৈরি করে যেখানে কম ফ্রিকোয়েন্সিগুলির উচ্চ মনোযোগ থাকে কারণ ক্যাপটির প্রতিবন্ধকতা তখন প্রতিরোধকের চেয়ে অনেক বেশি থাকে। সুতরাং কম ফ্রিকোয়েন্সি ফিল্টার আউট হয়, এবং ডিসি সম্পূর্ণরূপে অদৃশ্য হয়ে যায়। ইনপুটটিতে একটি পদক্ষেপ ভোল্টেজ প্রয়োগ করুন, এবং আউটপুটটি পদক্ষেপের উচ্চ ফ্রিকোয়েন্সি দেখতে পাবে, তবে অল্প সময়ের পরে (5 আরসি) আউটপুট শূন্য হয়ে যায়। কারণ ইনপুটটির কেবলমাত্র ডিসি থাকে, যা অবরুদ্ধ হয়ে যায়, সুতরাং আউটপুটটিতে কিছুই নেই।
স্টিভেনভ

1
@ স্টেভেনভ - আমি আপনার উত্তরের দ্বিতীয় অংশে সম্মত, তবে আমি নিশ্চিত না যে প্রথম অংশটি ঠিক আছে। আপনি যদি একটি প্রতিরোধকের সাহায্যে ক্যাপাসিটারটি স্রাব করতে চান তবে আপনাকে অবশ্যই প্রতিরোধকের সাথে ক্যাপাসিটারের সমান্তরালে সংযুক্ত করতে হবে। এখানে এটি একটি সিরিজ সংযোগ, সুতরাং কমপক্ষে নিম্ন থেকে উচ্চে যাওয়ার জন্য, আমি চার্জিং ইভেন্টটি ব্যবহার করে একটি ব্যাখ্যা প্রস্তাব করি। ইনপুট উচ্চ স্থিতিশীল থাকা অবস্থায়, কোনও ডিসচার্জ হয় না।
zebonaut

@ জেবোনাউট - ঠিক আপনি আছেন! আমি এটা ঠিক করব. সাহায্য করার জন্য ধন্যবাদ.
স্টিভেনভ

2

এটি বোঝার প্রথম পদক্ষেপটি হল "ভোল্টেজ" এর প্রকৃতিটি বোঝা। এটি করার জন্য, আপনাকে অবশ্যই ("গ্রুক") ওহমের আইন বুঝতে হবে।

ওহমের আইন আমাদের জানায় যে আউটপুট ভোল্টেজ, যা প্রতিরোধকের জুড়ে উপস্থিত হয়, প্রতিরোধকের মাধ্যমে বর্তমান দ্বারা নির্ধারিত হয় । ইনপুট ভোল্টেজ প্রথম যখন বেড়ে যায় তখন ক্যাপাসিটর এবং রেজিস্টারের মাধ্যমে বর্তমান প্রবাহিত হয়।

তারপরে ক্যাপাসিটারটি চার্জ করে। যখন এটি চার্জ করা হয়, বর্তমান এটি প্রবাহিত বন্ধ করে দেয়। এটি প্রতিরোধকের মধ্য দিয়ে প্রবাহিত হওয়াও বন্ধ করে দেয়। এখন রেজিস্টার জুড়ে ভোল্টেজ শূন্য।

এটি বুঝতে পারেন, এবং আপনি বাকীগুলি কাজ করতে সক্ষম হতে পারেন।


1

রেজিস্টার এবং ক্যাপাসিটার সিরিজে সংযুক্ত। বোঝার জন্য, আপনার অবশ্যই বুঝতে হবে যে এটি কীভাবে প্রবাহিত করে। এটি সুস্পষ্ট যে স্থির ডিসি ইনপুটটির জন্য, কিছু সময়ের পরে কারেন্ট অবশ্যই শূন্য হতে হবে, যেহেতু ক্যাপাসিটার ডিসি উত্তেজনার জন্য উন্মুক্ত সার্কিটের মতো। আরসি সার্কিটে ইনপুট ভোল্টেজ প্রয়োগ করা হয় এবং এই মুহূর্তে কারেন্টটি সবচেয়ে বড় হয় এবং পরে তা তাত্পর্যপূর্ণভাবে নেমে যায়। যেহেতু আউটপুট ধ্রুবক প্রতিরোধের এবং তাত্পর্যপূর্ণভাবে বর্তমান ড্রপিংয়ের পণ্য, তাই ইনপুট ভোল্টেজ এখনও থাকাকালীন আউটপুট ভোল্টেজ নিচে নেমে যাওয়ার কারণ এটি।

দ্বিতীয়ত, আপনি যখন ইনপুটটিতে হঠাৎ পরিবর্তন করেন, এই পরিবর্তনটি তত্ক্ষণাত ক্যাপাসিটারের অন্য একটি প্লেটকে প্রভাবিত করে, যেহেতু আপনি হঠাৎ ক্যাপাসিটার প্লেটগুলিতে ভোল্টেজ পরিবর্তন করতে পারবেন না (এর জন্য আপনার অসীম কারেন্টের প্রয়োজন হবে)। ছোট প্রতিরোধক, আরসি সার্কিট নিখুঁত পার্থক্যের কাছাকাছি। আপনি এটি অনুকরণ করতে পারেন

http://www.cirvirlab.com/simulation/r-c_circuit_differentiator_online.php


0

প্রাথমিকভাবে উভয় আকারের ক্যাপাসিটারের একই ভোল্টেজ (vdiff = 0) থাকে, ভিন (টুপি এর পাশের A) 0 বা 5v বা অন্য কোনও কিছু নয়, ভাউট (ক্যাপের পাশের বি) একই হবে matter সুতরাং যখন বর্গাকার তরঙ্গ টাইম 0 ভাউটে 5v তে অঙ্কুরিত হয় তখন 5v এও অঙ্কুরিত হয়। সময় পাস করার সাথে সাথে ক্যাপ চার্জ করা হচ্ছে তাই পাশের ক্যাপের (বা ভাউট) 0 ভি হয়ে যায়। এখন vdiff ক্যাপ জুড়ে 5v হয়। যখন বর্গাকার তরঙ্গ 0v এ নেমে যায়, যেহেতু ক্যাপ জুড়ে ভিডিফ অবশ্যই 5v বজায় রাখতে পারে, ফলে এটি ভুট (বা ক্যাপের পাশের বি -5v পড়তে পারে So তাই) কীটি ক্যাপ জুড়ে ভিডিফ, এটি ভাল?

আমাদের সাইট ব্যবহার করে, আপনি স্বীকার করেছেন যে আপনি আমাদের কুকি নীতি এবং গোপনীয়তা নীতিটি পড়েছেন এবং বুঝতে পেরেছেন ।
Licensed under cc by-sa 3.0 with attribution required.