আইসি চিপস থেকে ভিডিডি + 0.3V ইনপুট সীমাটি কোথা থেকে আসে?

Question

এখানে বিভিন্ন ধরণের সংহত সার্কিট রয়েছে যা তাদের ইনপুট ভোল্টেজটি বেশ প্রশস্ত (পরম সর্বোচ্চ) পরিসীমা বিস্তৃত করতে পারে, যেমন -0.3V থেকে 6.0V ( রেফারেন্স , পিডিএফ পৃষ্ঠা 4) এবং তারপরে "কোনও পিনে ইনপুট ভোল্টেজ" থাকতে পারে সীমাবদ্ধতা যা ইনপুট ভোল্টেজের উপর নির্ভর করে , যেমন -0.3V থেকে ভিডিডি + 0.3V।

এটি, বাস্তবে, চিপটি ভোল্টেজগুলিতে I / O সহনশীল নয় যা 0.3V এর বেশি ইনপুট ভোল্টেজকে ছাড়িয়ে যায় তবে ইনপুট ভোল্টেজ যা দেয় তার পরম সর্বোচ্চ চশমাগুলির মধ্যে থাকে এবং আমাকে একরকম বাহ্যিক স্তরের প্রয়োগ করতে বাধ্য করে সেই ইনপুটগুলিতে সার্কিট স্থানান্তর করা।

সুতরাং ইন্টিগ্রেটেড সার্কিট I / O পিনের জন্য নির্দিষ্টকরণের ক্ষেত্রে সীমাবদ্ধতার এই জাতীয় ব্যবহারিক কারণ কী?

Comments

যদি ইনপুট সুরক্ষা ডায়োডগুলি স্ট্যান্ডার্ড পিএন জংশন হয় এবং অ্যানোডে এবং ক্যাথোড অঞ্চলে অনেক যোগাযোগের সাথে "বৃহত অঞ্চলগুলি" থাকে, তবে আমি আপনাকে পরামর্শ দিচ্ছি: আপনি 0.7v এ 10 এমএ, 0.64 ভি তে 1 এমএ, 0.58 ভি, 0.01 এ 0.1 এমএ এমএ 0.52v, 0.001ma (1uA) 0.46v এ, 0.1uA 0.40v এ, 0.001uA 0.34 ভোল্টে। ত্রুটি না ঘটানোর জন্য কী এক ন্যানো_এএমপি যথেষ্ট কম? { বিঃদ্রঃ; এই সংখ্যাগুলি সহজে বর্তমান 10 1 1 এ বন্ধ হতে পারে

— an

"পরম সর্বোচ্চ" রেটিংগুলি কেবলমাত্র - আপনি এই রেটিংগুলির নিকটবর্তী অংশটি পরিচালনা করতে চান না। "নিখুঁত সর্বোচ্চ" রেটিং টেবিলের নীচে সাধারণত একটি নোট থাকে যা "এই রেটিংগুলিতে বা তার বাইরেও অপারেশন অংশটিকে ক্ষতিগ্রস্থ করতে পারে" এর মতো কিছু বলে। প্রাথমিকভাবে প্রায়শই এই নোটটি পড়তে ব্যর্থ হয়।

— পিটার বেনেট

"এবং আমাকে সেই ইনপুটগুলিতে একরকম বাহ্যিক স্তরের শিফটিং সার্কিট প্রয়োগ করতে বাধ্য করে"। এটি আপনাকে বাহ্যিক সরঞ্জামগুলিতে হস্তক্ষেপ করার পরামর্শ দিচ্ছে, এমন সময়ে আপনার মাইক্রোটিকে রক্ষা করতে একটি ইন্টারফেসিং সার্কিটটি আপনার ডিজাইনের অংশ হওয়া উচিত । বিপরীতভাবে, আপনি যদি বোর্ডের অন্য চিপের সাথে কথা বলার জন্য স্তর পরিবর্তন করছেন, তবে আপনি সম্ভবত ব্যবহার করতে ভুল চিপটি বেছে নিয়েছেন।

— গ্রাহাম

Answer 1

সম্ভবত চিপটিতে ইনপুট পিন এবং ভিডিডি নেট এর মধ্যে একটি ইএসডি সুরক্ষা ডায়োড সংযুক্ত রয়েছে, যাতে এটি সাধারণত বিপরীত হয় (পিটার স্মিথের উত্তরে কনফিগারেশনটি দেখানো একটি পরিকল্পনাযুক্ত)। ধারণাটি হ'ল যখন কোনও ইতিবাচক ইএসডি ইভেন্ট থাকে, বর্তমানটি নিম্ন-প্রতিবন্ধী ভিডিডি জালে প্রবাহিত হবে যেখানে এটি সমস্ত ক্ষতি ইনপুট পিনের সাথে সংযুক্ত এক দরিদ্র সিএমওএস গেটে ফেলে দেওয়া হলে তার চেয়ে কম ক্ষতি করবে।

সীমাটি ভিডিডি + ০.০ ভি হওয়ার কারণে এটি সম্ভবত আপনার ডিভাইসে ডায়োড হ'ল পিএন জংশনের পরিবর্তে স্কটকি টাইপ। একটি পিএন জংশনের সাথে, আপনি সাধারণত ভিডিডি + 0.6 ভি বা এর সীমা দেখতে পাবেন।

আপনি যদি এই ডিভাইসে ভিডিডি (০.০ বা ০.৪ ভি এর বেশি) এর উপরে কোনও ইনপুট ভোল্টেজ প্রয়োগ করতে চান তবে আপনি এই ডায়োডটিকে পক্ষপাতী করে এগিয়ে যান এবং আপনার উত্স থেকে একটি উচ্চতর স্রোত আঁকেন। এটি আপনার উত্সকে ক্ষতি করতে পারে বা যদি উত্সটি পর্যাপ্ত প্রবাহ সরবরাহ করতে পারে তবে চিপটিকে ক্ষতির স্থানে গরম করুন।

আপনি যদি এই অবস্থার অধীনে ইনপুট পিনটিতে কারেন্টটি সীমাবদ্ধ করতে একটি রেজিস্টার ব্যবহার করেন তবে আপনি সম্ভবত সার্কিটটি ঠিকঠাকভাবে কাজ করতে পারেন। বা, বিশেষত যদি চিপটি খুব কম শক্তিযুক্ত হয় তবে আপনি পুরো চিপটি খুঁজে পেতে পারেন (এবং একই জিনিসগুলি একই ভিডিডির সাথে যুক্ত হতে পারে) ইনপুট পিনের সাহায্যে চালিত হয় যা প্রায়শই অনিচ্ছাকৃত আচরণের দিকে পরিচালিত করে।

Comments

আমি মনে করি এটি সম্ভবত সেরা উত্তর, এবং আমি প্রশংসা করি যে এটি প্রস্তাব দেয় এটি সম্ভাব্যতা সীমাবদ্ধ করে যে বর্তমান সীমাবদ্ধ প্রতিরোধকরা একটি টেকসই অবস্থায় ব্যর্থ হওয়া ইএসডি সুরক্ষা ডায়োডগুলি প্রশমিত করতে পারে। এটি একটি প্রতিনিধি পরিকল্পনার দ্বারা উপকৃত হবে, যা @ পিটারস্মিথ সরবরাহ করেছে।

— ভিসাতচু

@ ভিচকু, আপনার উদ্বেগের সমাধান করতে আমি সম্পাদনা করেছি।

— ফোটন

Answer 2

এটি ইনপুট সুরক্ষা ডায়োডগুলির কারণে।

একটি সাধারণ ইনপুট দেখে মনে হচ্ছে (সিএমওএস ইনভার্টার প্রদর্শিত হয়েছে):

^{এই সার্কিটটি অনুকরণ করুন - সার্কিটল্যাব ব্যবহার করে স্কিম্যাটিক তৈরি করা হয়েছে}

নতুন অংশগুলির ডায়োডগুলি স্কোটকির ডিভাইস। এই ডায়োডগুলি সংক্ষিপ্ত, স্বল্প শক্তির ক্ষণস্থায়ী ইভেন্টগুলির জন্য এবং অনেকগুলি বর্তমান পরিচালনা করতে পারে না (সাধারণত কয়েকটি এমএ)।

Comments

তারা সংক্ষিপ্ত, স্বল্প শক্তির ক্ষণস্থায়ী ইভেন্টগুলির জন্য তবে এটি "চালাক" সার্কিট ডিজাইনারদের নিয়মিত ডায়োড হিসাবে তাদের শোষণ করতে রাখে না। উদাহরণস্বরূপ, কেবলমাত্র একটি বড় মূল্যবান প্রতিরোধক যুক্ত করে 12V সংকেতকে 3.3V অংশের সাথে ইন্টারফেস করা এবং সুরক্ষা ডায়োডগুলি অতিরিক্ত ভোল্টেজ পরিচালনা করতে দেয়।

— hjf

Answer 3

0.3V ড্রপটি চিপের পিনগুলি রক্ষা করতে ব্যবহৃত স্কটকি ক্ল্যাম্পিং ডায়োড থেকে আসে। এই ডায়োডগুলি সাধারণত প্রতিটি পিন এবং দুটি পাওয়ার রেলের মধ্যে সংযুক্ত থাকে। যদি তারা 0.3V এরও বেশি পক্ষপাতদুষ্ট থাকে তবে নির্বিচারে বড় স্রোত প্রবাহিত হতে পারে।

The diodes are designed to absorb transient currents produced by ESD, which represent limited amounts of energy that they can handle, protecting the sensitive MOSFET gates from overvoltage. But if you drive them with a low-impedance source, you'll quickly dump more energy into them than they can handle.

Comments

"Arbitrarily large currents" sound like the might be pretty detrimental to the chip. In that case how can those be said to be offering protection? Only in a very limited band of 0.3V around the range GND to VDD? Also your answer might be improved, for less experienced readers, by including a little representative schematic of what the pin logically might look like at the perimeter of the chip.

— vicatcu

@vicatcu The "arbitrarily large currents" are if (for example) you were to connect a 3.3V powered device's input to a 5V or 12V power supply or other low-impedance source. The diodes are intended to protect against limited-energy ESD transients, not to protect against any and all arbitrary input signals that might be connected.

— Technophile

right on, I can dig it

— vicatcu

Answer 4

Actually, the Schottky clamping diodes and the VDD + 0.3V are both present for the same root cause and that is SCR Latch-up. The design of all CMOS ICs actually creates a pair of BJT transistors intrinsically. It simply results from out the p-type and n-type silicon substrates are laid out. This picture from VLSI Universe shows it well:

https://1.bp.blogspot.com/-yUiobLvxMrg/UTvnjjzaXZI/AAAAAAAAABc/lRFG5-yqD3E/s1600/latchup.JPG

You get two intrinsic BJT transistors, Q2, and NPN, and Q1, a PNP. Note, they share the one N-well and one P-well, but this particular arrangement forms something called a Silicon Controlled Rectifier (SCR). This is not desired in anyways, but an unfortunate side-effect of this arragement. It is not a problem if certain rules are followed.

একটি সাধারণ এসসিআর এর তিনটি টার্মিনাল রয়েছে, আনোড, ক্যাথোড এবং গেট। সাধারণভাবে, এটি কোনও ডিভাইসের জন্য এগিয়ে-পক্ষপাতযুক্ত যা অবশ্যই আনোডে ক্যাথোডের সাথে সম্মতিযুক্ত একটি ধনাত্মক ভোল্টেজের মাধ্যমে নিয়ন্ত্রণ করা উচিত, তবে, গেটটি সক্রিয় না করা হলে এসসিআর কোনও স্রোতকে অবরুদ্ধ করবে। গেটটি সক্রিয় করতে, এটি অবশ্যই একটি প্রান্তিকের ওপারে উঠতে হবে যা এই নকশায় আনোড ভোল্টেজ হবে। একটি ল্যাচ সক্রিয় করা হয়েছে, গেটটি ড্রপ হলেও এটি চলবে। এটি অ্যানোড ভোল্টেজ প্রায় শূন্য স্রোতে নেমে যাওয়া অবধি চলবে। সিএমওএস আইসি-র জন্য, ক্যাথোডটি চিপস জিএনডি-র অনুরূপ, আনোডটি ভিডিডি রেল, এবং গেটগুলি আই / ও পিনস। এটি হ'ল ক্রোকস, যদি কোনও আই / ও পিন ভিডিডির অনেক উপরে উঠে যায় তবে এটি ল্যাচ সক্ষম করে এবং ভিডিডি এবং জিএনডি এর মধ্যে একটি সংক্ষিপ্ত আকার তৈরি করে যার ফলে প্রচুর পরিমাণে স্রোত সৃষ্টি হয় এবং সেই স্রোতটি ল্যাচটিকে আইসি জ্বলতে থাকবে।

To help protect against this for small transient spikes, Shottky diodes are added to the I/O lines to clamp the input to GND - 0.3V and VDD + 0.3V inside the safe zone. These diodes can only take a small amount of current and external clamping can still be required for more rugged designed.

For more info, EEVblog did a nice tutorial on this: EEVblog #16 - CMOS SCR Latchup Tutorial

Comments

আমি এমন একটি অংশেরও মুখোমুখি হয়েছি (আমার মনে হয় এটি C৪ এইচসিএক্সএক্সএক্স) যা এমন আচরণ করেছিল যেহেতু প্রতিটি ইনপুটগুলির মধ্যে একটি পিএনপি ট্রানজিস্টর ছিল, ভিডির সাথে বেঁধে দেওয়া বেসটি। একটি ইনপুট দুর্বলভাবে টেনে নামতে গিয়েছিল এবং অন্যটি প্রায় 100uA দ্বারা ভিডিডি-র উপরে টানছিল। একটি ছোট যথেষ্ট পরিমাণে বর্তমান যে চিপের ক্ষতিটি হ'ল নন-ইস্যু, তবে সেই 100uA এর বেশিরভাগই সংলগ্ন ইনপুটটিতে প্রবাহিত হয়েছিল।

— সুপারক্যাট

ওহ আকর্ষণীয় সম্ভবত এটিই উত্তর ...

— ভিসাতচু