এফপিজিএ প্রক্রিয়া সময়

Question

আমি এফপাগাসে নতুন, এবং এমন কিছু সময়োচিত সূক্ষ্মতা রয়েছে যা আমি নিশ্চিত তা বুঝতে পারছি না: যদি আমার সমস্ত সিঙ্ক্রোনাস প্রক্রিয়া একই প্রান্তে ট্রিগার করা হয়, তবে তার অর্থ আমার ইনপুটগুলি একটি ক্রমবর্ধমান প্রান্তে 'ক্যাপচার' হয়ে গেছে এবং আমার আউটপুটস চালু .. একই প্রান্ত? পরবর্তী উঠতি প্রান্ত?

যদি আমার দুটি মডিউল থাকে, যেখানে একটির আউটপুট পরের ইনপুটগুলিতে প্রবাহিত হয়, সেখানে পরিস্থিতি তৈরি হতে পারে যেখানে আমার মডিউলের ইনপুটগুলি (পূর্ববর্তী মডিউলের আউটপুটগুলি) ক্যাপচার হওয়ার সাথে সাথে একই সময়ে পরিবর্তন হয়।

205ns এ চিহ্নিতকারীটি দেখায় যে আমি কী সম্পর্কে কথা বলছি, অপ এবং ডেটা রাইট আমার ইনপুট। সবকিছু এই পরীক্ষার ক্ষেত্রে "কেবলমাত্র কাজ করে" বলে মনে হয়, তবে সিমুলেশনে এটি কখন পরিষ্কার করা হয় তা ঠিক বোঝা যায় না। 20_ns বা (205ns + 1 ক্লক চক্র) ডেটা রাইট্রাইট = "0001 ..." কী ক্যাপচার করা হচ্ছে? আইএসআইমে আরও বিস্তারিত তরঙ্গরূপগুলি পাওয়ার কোনও উপায় আছে যা সেটআপ প্রদর্শন করে এবং সময়গুলি ধরে রাখে?

ধন্যবাদ।

Answer 1

ফ্লিপ-ফ্লপের মাধ্যমে সর্বদা কিছু প্রচারের বিলম্ব হয়। একে প্রায়শই "ক্লক-টু-কিউ" বিলম্ব বলা হয়।

এর অর্থ আপনার ইনপুটগুলি প্রান্তে ধরা পড়ে এবং আপনি একই ধারে আউটপুট পরিবর্তন করেন তবে পরে কয়েক ন্যানো সেকেন্ড পরে। এই কয়েকটি ন্যানো সেকেন্ড বিলম্বই যথেষ্ট (যদি আপনার ফ্লিপ-ফ্লপগুলি বেশিরভাগ এফপিজিএ-তে থাকে তবে "জিরো হোল্ড টাইম" দিয়ে ডিজাইন করা হয়েছে) যে পরবর্তী ঘড়ির প্রান্ত পর্যন্ত পরিবর্তনগুলি কোনও ডাউন স্ট্রিম ফ্লিপ-ফ্লপকে প্রভাবিত করে না।

ক্রিয়ামূলক বা আরটিএল সিমুলেশন (যা সম্ভবত আপনি নিজের ফলাফল তৈরি করতে যাচ্ছেন) বিলম্ব স্থায়ী ন্যানোসেকেন্ড হিসাবে অনুকরণ করা হবে না। ভিএইচডিএলে এটি সিমুলেটর ঘড়ির একক ব- দ্বীপচক্র হবে যা প্রযুক্তিগতভাবে মোটেই সময় পায় না। এটি সিমুলেটর আউটপুটটিতে বিলম্ব দেখতে অসম্ভব করে তোলে। তবুও সিমুলেটেড-হিসাবে-আদর্শ-ফ্লিপ-ফ্লপগুলির জন্য, এটি যথেষ্ট যে আউটপুট পরিবর্তনগুলি ডাউন স্ট্রিম ফ্লিপ-ফ্লপগুলিকে প্রভাবিত করে না।

যদি আপনি পোস্ট-প্লেস-ও-রুট সিমুলেশন করেন তবে উপযুক্ত বিলম্বগুলি অন্তর্ভুক্ত করতে সক্ষম হওয়া উচিত যাতে আপনি এই প্রভাবগুলি পরিষ্কারভাবে দেখতে পান, বর্ধিত সিমুলেশন প্রচেষ্টার ব্যয়ে।

Comments

কোনও ভিএইচডিএল আরটিএল সিমুলেশনে, বিলম্ব হ'ল একক ব-দ্বীপচক্র। এটি যথাযথভাবে শূন্য সময় নেয়, তবে বর্তমান ডেল্টা চক্রের সমস্ত আপডেট পরবর্তী ডেল্টা চক্র শুরু হওয়ার আগে সম্পূর্ণ হওয়ার সাথে সাথে সিমুলেশনটি সুশৃঙ্খলভাবে এগিয়ে যেতে দেয়। যখন কোনও ডেল্টা চক্র নির্ধারিত নেই, তখন সময়টি এগিয়ে যেতে পারে।

— মার্টিন থম্পসন

Answer 2

কাঙ্ক্ষিত ঘড়ির প্রান্তে (উত্থিত বা পড়তে) D এ ইনপুট আউটপুট Q এ প্রদর্শিত হয় This এটি একটি সীমাবদ্ধ সময় নেয় (ঘড়ির সাথে ঘন্টার Q অবধি) এবং সময়সীমার কোনও লঙ্ঘন নেই বলে ধরে নিয়ে ডি এক সময় কেবল একটি এফএফ দিয়ে যাবে (অর্থাত্ যদি Q এর সাথে অন্য কোনও FFs ইনপুট থাকে তবে দ্বিতীয় এফএফ পরিবর্তিত হওয়ার আগে এফএফ 1 কিউটি পাস করবে pass

আপনার সিমুলেশনে সময় অন্তর্ভুক্ত করার জন্য, আপনাকে সংশ্লেষ করতে হবে এবং আপনার নকশাটি স্থাপন এবং রুট করতে হবে, তারপরে একটি পোস্ট স্থান এবং রুটের সিমুলেশন চালানো উচিত। এটিতে সমস্ত সংযুক্তি, ঘন্টার থেকে কিউ বিলম্ব ইত্যাদি অন্তর্ভুক্ত থাকবে। এইচডিএল সিমুলেশন এর মধ্যে এই সময়গুলির কোনও একটিই নেই, সুতরাং এটি কেবলমাত্র সময় সীমা নয়, বেসিক অপারেশন পরীক্ষা করার জন্য দরকারী। আপনি একটি সময় প্রতিবেদনও পাবেন, যা আপনাকে একটি নির্দিষ্ট ঘড়ির ডোমেনের গতির সীমা বলবে, কোনও সময় লঙ্ঘন হয়েছে কিনা তা আপনাকে জানিয়ে দেবে এবং বিভিন্ন পথের জন্য আপনাকে সময়সীমা শিথিল করবে। আপনি এই তথ্যটি ব্যবহার করতে পারেন যেখানে চেনেজগুলি তৈরি করা প্রয়োজন হতে পারে, বা সফ্টওয়্যারটি জানাতে নিয়ম যুক্ত করা লঙ্ঘন কোনও সমস্যা নয় (যেমন মাল্টি-সাইকেল পাথ বা ক্রস ক্লক পাথের মতো জিনিসগুলির জন্য)

Answer 3

এটি পূর্ববর্তী উত্তরগুলির সংযোজন হিসাবে বোঝানো হয়েছে, আমি বিশ্বাস করি যে আপনি ধারণাটি পেয়েছেন get

এই বিষয়গুলি শুরুতে আসলে কিছুটা জটিল হতে পারে যখন সিমুলেশন আরটিএল ডিজাইন করে যেহেতু এটির কারণ কী এবং আদর্শ / কার্যকরী / আরটিএল সিমুলেশনে (= কোনও প্রচারের বিলম্ব নেই) এটি কী কী তা দেখতে অসুবিধে হয়।

অধিকার কাল্পনিক সঙ্গে, ব-দ্বীপ বিলম্ব করতে আসলে ভিজ্যুয়ালাইজ করা হবে। আইএসআইএস এটি করে না, তবে ইআই মডেলসিমে আপনি ঘড়ির কাঁটার চারপাশে ব-দ্বীপ সম্প্রসারণ সক্ষম করতে পারেন । নীচে আমি বগি তৃতীয় পক্ষের আইপি-র একটি স্ক্রিনশট দিচ্ছি যা আমি সমস্যায় ফেলেছি।

cহ'ল ক্লক সিগন্যাল এবং +1ইত্যাদি হ'ল ডেল্টা চক্র, সময় হিসাবে দৃশ্যমান।

যদি কোনও নকশা সিমুলেটেড হয় যেখানে সিমুলেশন এবং নকশা উভয়ই সত্যই আদর্শ এবং সমকালীন হয় তবে কোনও বিলম্বের সাথে অনুকরণ না করা হয়, আপনি নীতিগতভাবে, নির্দিষ্ট ঘড়ির কাটা অংশের সমস্ত সংকেত পরিবর্তনগুলি সেই ঘড়ির ফাঁকা হওয়ার সামান্য পরে দেখতে পাচ্ছেন। আপনার উদাহরণস্বরূপ, অতএব, ২০৫ এনএসে data_write= = 0000...ক্যাপচার করা হচ্ছে। প্রথম ইউনিট মধ্যে কিছু অন্যান্য যুক্তিবিজ্ঞান সংকেত পরিবর্তন করা হয় data_writeথেকে 0001...একই পার্শ্বদেশ উপর, এবং যে সংকেত প্রদর্শিত data_writeসামান্য ঘড়ি পার্শ্বদেশ পরে। এই "সামান্য পরে" আদর্শ সিমুলেশনের এক বা একাধিক সিমুলেশন ডেল্টাস হবে (আপনার উদাহরণ) (আইসিমের মধ্যে দৃশ্যমান নয়, উদাহরণস্বরূপ মডেলসিম বদ্বীপ প্রসারণ সহ), বা কিছু পিএস / এনএস পরে আসল বিশ্বে।

পাশের নোটে: আরটিএল ডিজাইনের একটি গুরুত্বপূর্ণ বিষয় হ'ল ঘড়ির কাঁটাচামচায় ইনপুটগুলি সর্বদা নমুনাযুক্ত হয় তা নিশ্চিত করা - এমনকি একটি ব-দ্বীপচক্র পরেও অনেক দেরি হয়ে গেছে। ইনপুটটি একটি ডেল্টার পরে বৈধ হবে না। বা অন্য কথায়: "ঘড়ির পথের সাথে ঝামেলা করবেন না"।