উচ্চ কার্যকারিতা প্রদানের জন্য একটি প্রসেসর ডিজাইন করা কেবল ঘড়ির হার বাড়ানোর চেয়ে অনেক বেশি। মুরের আইনের মাধ্যমে সক্ষম এবং আধুনিক প্রসেসরের ডিজাইনের সহায়ক হিসাবে পারফরম্যান্স বাড়ানোর আরও অনেকগুলি উপায় রয়েছে।
ঘড়ির হার অনির্দিষ্টকালের জন্য বাড়তে পারে না।
প্রথম নজরে, এটি মনে হতে পারে যে কোনও প্রসেসর কেবল একের পর এক নির্দেশের একটি ধারা প্রবাহিত করে, উচ্চতর ক্লক রেটের মাধ্যমে কর্মক্ষমতা বৃদ্ধি পায়। তবে একাকী ক্লক রেটই যথেষ্ট নয়। ঘড়ির হার বাড়ার সাথে সাথে বিদ্যুৎ খরচ এবং তাপের আউটপুট বৃদ্ধি পায়।
খুব উচ্চ ঘড়ির হারের সাথে, সিপিইউ কোর ভোল্টেজের উল্লেখযোগ্য বৃদ্ধি প্রয়োজনীয় হয়ে পড়ে। যেহেতু টিডিপি ভি কোর এর বর্গক্ষেত্রের সাথে বৃদ্ধি পায় , আমরা শেষ পর্যন্ত এমন এক জায়গায় পৌঁছে যাই যেখানে অতিরিক্ত বিদ্যুৎ খরচ, তাপ আউটপুট এবং শীতলকরণের প্রয়োজনীয়তাগুলি ঘড়ির হারে আরও বৃদ্ধি রোধ করে। এই সীমাটি পেন্টিয়াম 4 প্রেসকটের দিনগুলিতে 2004 সালে পৌঁছেছিল । যদিও বিদ্যুতের দক্ষতায় সাম্প্রতিক উন্নতিগুলি সহায়তা করেছে, ঘড়ির হারের উল্লেখযোগ্য বৃদ্ধি আর সম্ভাব্য নয়। দেখুন: সিপিইউ উত্পাদনকারীরা কেন তাদের প্রসেসরের ঘড়ির গতি বাড়ানো বন্ধ করে দিয়েছে?
স্টক ঘড়ির গ্রাফ বছরের পর বছর ধরে উত্সাহী উত্সাহী পিসিগুলির গতি। চিত্র উত্স
- মুর আইনের মাধ্যমে , একটি পর্যবেক্ষণে বলা হয়েছে যে সংহত সার্কিটের ট্রানজিস্টর সংখ্যা প্রতি 18 থেকে 24 মাসে দ্বিগুণ হয়, মূলত ডাই সঙ্কুচিত হওয়ার ফলে , বিভিন্ন ধরণের কৌশল যা কার্যকারিতা বাড়ায় তা প্রয়োগ করা হয়েছে। এই কৌশলগুলি বছরের পর বছরগুলিতে পরিমার্জনযোগ্য ও নিখুঁত হয়েছে, নির্দিষ্ট সময়কালে আরও নির্দেশাবলী কার্যকর করতে সক্ষম করে। এই কৌশলগুলি নীচে আলোচনা করা হয়েছে।
আপাতদৃষ্টিতে অনুক্রমিক নির্দেশাবলী স্ট্রিমগুলি প্রায়শই সমান্তরাল হতে পারে।
- যদিও কোনও প্রোগ্রামে একের পর এক মৃত্যুদন্ড কার্যকর করার জন্য একাধিক নির্দেশাবলীর সমন্বয়ে গঠিত হতে পারে তবে এই নির্দেশাবলী বা এর অংশগুলি প্রায়শই একই সাথে কার্যকর করা যেতে পারে। একে নির্দেশ-স্তর সমান্তরালতা (আইএলপি) বলা হয় । উচ্চ কার্যকারিতা অর্জনের জন্য আইএলপি অনুসন্ধান করা অত্যাবশ্যক এবং আধুনিক প্রসেসরগুলি এটি করতে অসংখ্য কৌশল ব্যবহার করে।
পাইপলাইনিং নির্দেশকে ছোট ছোট টুকরো টুকরো করে দেয় যা সমান্তরালে কার্যকর করা যায়।
প্রতিটি নির্দেশ পদক্ষেপের অনুক্রমে বিভক্ত হতে পারে, যার প্রতিটি প্রসেসরের পৃথক অংশ দ্বারা সম্পাদিত হয়। নির্দেশিকা পাইপলাইনিং প্রতিটি নির্দেশ সম্পূর্ণরূপে শেষ হওয়ার অপেক্ষা না করে একের পর এক এই ধাপগুলি অতিক্রম করার অনুমতি দেয়। পাইপলাইনিং উচ্চ ঘড়ির হারকে সক্ষম করে: প্রতিটি নির্দেশের এক ধাপ প্রতিটি ঘড়ির চক্রে সম্পূর্ণ করার দ্বারা, প্রতিটি নির্দেশের একবারে একবারে সম্পূর্ণ নির্দেশাবলী সম্পন্ন করতে হয় তার চেয়ে কম সময় প্রয়োজন হয়।
সর্বোত্তম আরআইএসসি পাইপলাইন নির্দেশ আনা, নির্দেশ ডিকোড, নির্দেশ মৃত্যুদন্ড, মেমরি অ্যাক্সেস, এবং writeback: পাঁচটি স্তর রয়েছে। আধুনিক প্রসেসরগুলি বাস্তবায়নকে আরও অনেক ধাপে বিভক্ত করে, আরও বেশি ধাপের সাথে গভীর পাইপলাইন তৈরি করে (এবং প্রতিটি পর্যায়ে ছোট হওয়ায় এবং অর্জনযোগ্য ঘড়ির হার বাড়ানোর জন্য কম সময় লাগে), তবে এই মডেলটি কীভাবে পাইপলাইনের কাজ করে তার একটি প্রাথমিক উপলব্ধি সরবরাহ করা উচিত।
চিত্র উত্স
তবে পাইপলাইনিং বিপদগুলি প্রবর্তন করতে পারে যা সঠিক প্রোগ্রাম বাস্তবায়ন নিশ্চিত করার জন্য সমাধান করতে হবে।
যেহেতু প্রতিটি নির্দেশের বিভিন্ন অংশ একই সময়ে কার্যকর করা হচ্ছে, তাই দ্বন্দ্বগুলি সংঘটিত হওয়ার পক্ষে সম্ভব হয় যা সঠিক সম্পাদনকে হস্তক্ষেপ করে। এগুলিকে বিপত্তি বলে । বিপদগুলি তিন ধরণের রয়েছে: ডেটা, কাঠামোগত এবং নিয়ন্ত্রণ।
নির্দেশগুলি একই সময়ে একই সময়ে ভুল তথ্যতে পড়তে এবং সংশোধন করে, সম্ভাব্যভাবে ভুল ফলাফলের দিকে পরিচালিত করে যখন ডেটা বিপত্তি ঘটে। কাঠামোগত বিপত্তি ঘটে যখন একাধিক নির্দেশাবলীর একই সময়ে প্রসেসরের একটি নির্দিষ্ট অংশ ব্যবহার করা প্রয়োজন। শর্তাধীন শাখার নির্দেশের মুখোমুখি হলে নিয়ন্ত্রণ বিপত্তি ঘটে।
এই বিপত্তিগুলি বিভিন্ন উপায়ে সমাধান করা যেতে পারে। সহজ সমাধানটি হ'ল পাইপলাইনটি স্টল করে অস্থায়ীভাবে সঠিক ফলাফল নিশ্চিত করার জন্য পাইপলাইনে হস্তক্ষেপের জন্য একটি কার্যকর করা বা নির্দেশাবলী রাখা। এটি যখনই সম্ভব এড়ানো যায় কারণ এটি কার্যকারিতা হ্রাস করে। ডেটা বিপদের জন্য, স্টোর কমাতে অপারেন্ড ফরওয়ার্ডিংয়ের মতো কৌশল ব্যবহার করা হয়। নিয়ন্ত্রণের ঝুঁকিগুলি শাখার পূর্বাভাসের মাধ্যমে পরিচালিত হয় , যার জন্য বিশেষ চিকিত্সা প্রয়োজন এবং পরবর্তী বিভাগে আচ্ছাদিত।
শাখার পূর্বাভাস নিয়ন্ত্রণ বিপদগুলি সমাধান করতে ব্যবহৃত হয় যা পুরো পাইপলাইন ব্যাহত করতে পারে।
শর্তযুক্ত শাখার মুখোমুখি হওয়ার সময় নিয়ন্ত্রণের বিপত্তিগুলি বিশেষত গুরুতর। শাখাগুলি এই সম্ভাবনাটি প্রবর্তন করে যে কোনও নির্দিষ্ট শর্তটি সত্য বা মিথ্যা কিনা তার উপর ভিত্তি করে নির্দেশ প্রবাহের পরবর্তী নির্দেশের চেয়ে প্রোগ্রামে অন্য কোথাও কার্যকর হওয়া চালিয়ে যেতে পারে।
শাখার অবস্থা মূল্যায়ন না করা পর্যন্ত কার্যকর করার পরবর্তী নির্দেশ নির্ধারণ করা যাবে না, অনুপস্থিতিতে কোনও শাখার পরে পাইপলাইনে কোনও নির্দেশিকা সন্নিবেশ করা সম্ভব নয়। পাইপলাইনটি তাই খালি করা হয়েছে ( ফ্লাশ করা হয়েছে ) যা পাইপলাইনের পর্যায়ে রয়েছে প্রায় প্রায় ঘড়ির চক্র নষ্ট করতে পারে। শাখাগুলি প্রোগ্রামগুলিতে খুব ঘন ঘন ঘটে থাকে, তাই নিয়ন্ত্রণের ঝুঁকিগুলি প্রসেসরের কার্যকারিতা মারাত্মকভাবে প্রভাবিত করতে পারে।
শাখার পূর্বাভাস একটি শাখা নেওয়া হবে কিনা তা অনুমান করে এই সমস্যাটির সমাধান করে। এটি করার সহজতম উপায় হ'ল শাখা সর্বদা নেওয়া হয় বা নেওয়া হয় না তা কেবল ধরে নেওয়া। তবে, আধুনিক প্রসেসরগুলি উচ্চতর ভবিষ্যদ্বাণী নির্ভুলতার জন্য আরও অনেক পরিশীলিত কৌশল ব্যবহার করে। সংক্ষেপে, প্রসেসর পূর্ববর্তী শাখাগুলির উপর নজর রাখে এবং পরবর্তী নির্দেশ কার্যকর করার জন্য পূর্বাভাস দেওয়ার জন্য কোনও কোনও উপায়ে এই তথ্য ব্যবহার করে। তারপরে ভবিষ্যদ্বাণীটির উপর ভিত্তি করে পাইপলাইনটি সঠিক অবস্থান থেকে নির্দেশাবলী দিয়ে খাওয়ানো যেতে পারে।
অবশ্যই, পূর্বাভাসটি যদি ভুল হয় তবে শাখাটি বাদ দেওয়ার পরে পাইপলাইনের মাধ্যমে যা কিছু নির্দেশ দেওয়া হয়েছিল তা অবশ্যই পাইপলাইনটি ফ্লাশ করে। ফলস্বরূপ, পাইপলাইন দীর্ঘ এবং দীর্ঘ হওয়ার সাথে সাথে শাখার ভবিষ্যদ্বাণীকারীর যথার্থতা ক্রমবর্ধমান সমালোচিত হয়ে ওঠে। নির্দিষ্ট শাখার পূর্বাভাস কৌশলগুলি এই উত্তরের ক্ষেত্রের বাইরে।
মেমরি অ্যাক্সেসগুলি গতি বাড়ানোর জন্য ক্যাশে ব্যবহার করা হয়।
আধুনিক প্রসেসরগুলি মূল স্মৃতিতে অ্যাক্সেস করার চেয়ে দ্রুতগতিতে নির্দেশাবলী এবং ডেটা প্রক্রিয়া করতে পারে। যখন প্রসেসরের অবশ্যই র্যাম অ্যাক্সেস করতে হবে, ডেটা উপলব্ধ না হওয়া পর্যন্ত এক্সিকিউশন দীর্ঘ সময়ের জন্য স্টল করতে পারে। এই প্রভাবটি প্রশমিত করতে, প্রসেসরের মধ্যে ছোট উচ্চ-গতির মেমরি অঞ্চলগুলি ক্যাচগুলি বলা হয়।
প্রসেসরের ডাইতে উপলব্ধ সীমিত জায়গার কারণে ক্যাশেগুলি খুব সীমিত আকারের। এই সীমিত ক্ষমতাটির বেশিরভাগটি তৈরি করতে, ক্যাশে কেবলমাত্র সম্প্রতি বা প্রায়শই অ্যাক্সেস করা ডেটা ( অস্থায়ী লোকালয় ) সঞ্চয় করে। যেহেতু মেমরি অ্যাক্সেসগুলি নির্দিষ্ট অঞ্চলে ( স্থানিক লোকাল ) মধ্যে ক্লাস্টার করা থাকে , সম্প্রতি অ্যাক্সেস করা কাছাকাছি থাকা ডেটার ব্লকগুলিও ক্যাশে সংরক্ষণ করা হয়। দেখুন: রেফারেন্সের লোকেশন
কর্মক্ষমতা অনুকূলকরণের জন্য ক্যাশেগুলি বিভিন্ন আকারের একাধিক স্তরেও সংগঠিত হয় কারণ বৃহত্তর ক্যাশেগুলি ছোট ক্যাশেগুলির চেয়ে ধীরে ধীরে থাকে to উদাহরণস্বরূপ, একটি প্রসেসরের লেভেল 1 (এল 1) ক্যাশে থাকতে পারে যা আকারে মাত্র 32 কেবি, যখন এর স্তর 3 (এল 3) ক্যাশে বেশ কয়েকটি মেগাবাইট বড় হতে পারে। ক্যাশে মাপ, সেইসাথে associativity যা প্রভাবিত কিভাবে প্রসেসর একটি পূর্ণ ক্যাশে ডেটা প্রতিস্থাপন পরিচালনা করে ক্যাশে, এর উল্লেখযোগ্যভাবে কার্য সম্পাদনে লাভ করে একটি ক্যাশে মাধ্যমে প্রাপ্ত হয় প্রভাবিত।
অ-অফ-অর্ডার এক্সিকিউশন হ'ল বিপদের কারণে স্টল হ্রাস করে প্রথমে স্বাধীন নির্দেশাবলীর কার্যকর করার অনুমতি দেয়।
কোনও নির্দেশ স্ট্রিমের প্রতিটি নির্দেশ একে অপরের উপর নির্ভর করে না। উদাহরণস্বরূপ, যদিও a + b = cআগে অবশ্যই মৃত্যুদন্ড কার্যকর করা উচিত c + d = e, a + b = cএবং d + e = fস্বতন্ত্র এবং একই সাথে মৃত্যুদন্ড কার্যকর করা যেতে পারে।
এক-নির্দেশ স্থগিত থাকা অবস্থায় অন্যান্য, স্বতন্ত্র নির্দেশাবলী কার্যকর করার অনুমতি দেওয়ার জন্য আউট-অফ-অর্ডার এক্সিকিউশনটি এই সত্যটির সুযোগ নেয় advantage লকস্টেপে একের পর এক মৃত্যুদন্ড কার্যকর করার নির্দেশাবলীর পরিবর্তে, নির্ধারিত হার্ডওয়্যারটি কোনও আদেশে স্বাধীন নির্দেশাবলী কার্যকর করার অনুমতি দেওয়ার জন্য যুক্ত করা হয়। নির্দেশাবলীএকটি নির্দেশের সারিতে প্রেরণ করা হয় এবংপ্রয়োজনীয় ডেটা উপলব্ধ হলে প্রসেসরের উপযুক্ত অংশে জারি করা হয়। এইভাবে, যে নির্দেশাবলী পূর্বের নির্দেশ থেকে ডেটার জন্য অপেক্ষা করতে আটকে আছে সেগুলি পরবর্তী নির্দেশগুলি আবদ্ধ হয় না যা স্বাধীন।
চিত্র উত্স
- বেশ কয়েকটি নতুন এবং প্রসারিত ডেটা স্ট্রাকচারকে আদেশ-বহির্গমন কার্য সম্পাদনের জন্য প্রয়োজন। পূর্বোক্ত নির্দেশাবলী সারি, রিজার্ভেশন স্টেশন , কার্যকর করার জন্য প্রয়োজনীয় ডেটা উপলব্ধ না হওয়া পর্যন্ত নির্দেশাবলী ধরে রাখতে ব্যবহৃত হয়। পুনরায়-অর্ডার বাফার (ছিনিয়ে) যাতে নির্দেশাবলী সঠিক অনুক্রমে মধ্যেই সম্পন্ন হবে উন্নতি নির্দেশাবলী রাজ্যের ট্র্যাক রাখতে, যাতে যা তারা গৃহীত ব্যবহার করা হয়। একটি রেজিস্টার ফাইল যা আর্কিটেকচার দ্বারা সরবরাহ করা নিবন্ধের সংখ্যার বাইরেও রেজিস্ট্রার নামকরণের জন্য প্রয়োজন , যা আর্কিটেকচারের দ্বারা সরবরাহিত রেজিস্ট্রিগুলির সীমিত সেট ভাগ করার প্রয়োজনের কারণে স্বতন্ত্র নির্দেশগুলি নির্ভরশীল হওয়া থেকে বিরত রাখতে সহায়তা করে।
সুপারশালার আর্কিটেকচার একই সময়ে সঞ্চালনের জন্য কোনও নির্দেশের স্ট্রিমের মধ্যে একাধিক নির্দেশকে মঞ্জুরি দেয়।
উপরে আলোচিত কৌশলগুলি কেবলমাত্র নির্দেশিকা পাইপলাইনের কার্যকারিতা বৃদ্ধি করে। এই কৌশলগুলি কেবল প্রতি ক্লক চক্রে একাধিক নির্দেশনা সম্পূর্ণ করতে দেয় না। যাইহোক, প্রায়শই একটি নির্দেশের প্রবাহের মধ্যে সমান্তরালভাবে পৃথক নির্দেশাবলী কার্যকর করা সম্ভব হয় যেমন তারা যখন একে অপরের উপর নির্ভর করে না (যেমন উপরোক্ত-আদেশের প্রয়োগের বিভাগে আলোচিত)।
সুপারসকালার আর্কিটেকচারগুলি নির্দেশাবলী একবারে একাধিক কার্যকরী ইউনিটগুলিতে প্রেরণের অনুমতি দিয়ে এই নির্দেশ-স্তরের সমান্তরালতার সুবিধা গ্রহণ করে। প্রসেসরের একটি নির্দিষ্ট ধরণের একাধিক ফাংশনাল ইউনিট থাকতে পারে (যেমন পূর্ণসংখ্যার ALUs) এবং / অথবা বিভিন্ন ধরণের ক্রিয়ামূলক ইউনিট (যেমন ভাসমান-পয়েন্ট এবং পূর্ণসংখ্যা ইউনিট) একই সাথে নির্দেশাবলী প্রেরণ করা যেতে পারে।
সুপারসকলার প্রসেসরে, নির্দেশগুলি বাইরের অফ-অর্ডার ডিজাইনের মতো নির্ধারিত হয়, তবে এখন একাধিক ইস্যু পোর্ট রয়েছে , একই সাথে বিভিন্ন নির্দেশাবলী জারি করা এবং কার্যকর করা যায়। প্রসারিত প্রসেসর প্রতিটি ঘড়ির চক্রের একযোগে একাধিক নির্দেশাবলী পড়তে এবং তাদের মধ্যে সম্পর্কগুলি নির্ধারণ করতে প্রসেসরকে অনুমতি দেয় Exp একটি আধুনিক উচ্চ-পারফরম্যান্স প্রসেসর প্রতিটি নির্দেশ যা করে তার উপর নির্ভর করে ক্লকচক্র প্রতি আটটি নির্দেশিকা নির্ধারণ করতে পারে। এইভাবে প্রসেসরগুলি প্রতি ক্লক চক্রটিতে একাধিক নির্দেশনা সম্পূর্ণ করতে পারে। দেখুন: Haswell AnandTech উপর সঞ্চালনের ইঞ্জিন
চিত্র উত্স
- যাইহোক, সুপারশালার আর্কিটেকচারগুলি নকশা করা এবং অপ্টিমাইজ করা খুব কঠিন। নির্দেশাবলীর মধ্যে নির্ভরশীলতাগুলির জন্য চেক করার জন্য খুব জটিল যুক্তিযুক্ত প্রয়োজন যার আকার একই সাথে নির্দেশাবলীর সংখ্যা বাড়ার সাথে সাথে স্কেল করতে পারে। এছাড়াও, প্রয়োগের উপর নির্ভর করে, প্রতিটি নির্দেশের স্ট্রিমের মধ্যে কেবলমাত্র সীমাবদ্ধ সংখ্যক নির্দেশাবলী রয়েছে যা একই সময়ে কার্যকর করা যেতে পারে, তাই আইএলপির আরও বেশি সুবিধা নেওয়ার প্রচেষ্টা হ্রাস রিটার্নে ভুগছে।
আরও উন্নত নির্দেশাবলী যুক্ত করা হয়েছে যা কম সময়ে জটিল ক্রিয়াকলাপ সম্পাদন করে।
ট্রানজিস্টর বাজেটগুলি বাড়ার সাথে সাথে আরও উন্নত নির্দেশাবলী কার্যকর করা সম্ভব হয় যা জটিল অপারেশনগুলি অন্যথায় যে সময় নেয় তার কিছু সময়ের মধ্যে সঞ্চালনের অনুমতি দেয়। উদাহরণগুলির মধ্যে রয়েছে ভেক্টর নির্দেশিকা সেট যেমন এসএসই এবং অ্যাভিএক্স যা একই সাথে একাধিক ডেটার টুকরোতে গণনা সম্পাদন করে এবং এএস নির্দেশিকা সেট যা ডেটা এনক্রিপশন এবং ডিক্রিপশনকে ত্বরান্বিত করে।
এই জটিল ক্রিয়াকলাপগুলি সম্পাদন করতে, আধুনিক প্রসেসরগুলি মাইক্রো-অপারেশন (ওপস) ব্যবহার করে । জটিল নির্দেশাবলী ওপসের ক্রমগুলিতে ডিকোড করা হয়, যা একটি উত্সর্গীকৃত বাফারের মধ্যে সংরক্ষণ করা হয় এবং পৃথকভাবে মৃত্যুদণ্ড কার্যকর করার জন্য নির্ধারিত হয় (ডেটা নির্ভরতার দ্বারা অনুমোদিত পরিমাণে)। এটি আইএলপি শোষণের জন্য প্রসেসরের আরও কক্ষ সরবরাহ করে। কর্মক্ষমতা আরও বাড়ানোর জন্য, সম্প্রতি একটি ডকোডড ওপস সংরক্ষণ করার জন্য একটি বিশেষ শীর্ষের ক্যাশে ব্যবহার করা যেতে পারে, যাতে সম্প্রতি সম্পাদিত নির্দেশাবলীর জন্য ওপসগুলি দ্রুত দেখা যায়।
তবে এই নির্দেশাবলীর সংযোজন স্বয়ংক্রিয়ভাবে কর্মক্ষমতা বাড়ায় না। নতুন নির্দেশাবলী কেবল প্রয়োগ ব্যবহার করার জন্য লিখিত হলে পারফরম্যান্স বৃদ্ধি করতে পারে। এই নির্দেশাবলীর গৃহীত হওয়া বাধা দেয় যে এগুলি ব্যবহার করে এমন অ্যাপ্লিকেশনগুলি প্রবীণ প্রসেসরের ক্ষেত্রে কাজ করবে না যা তাদের সমর্থন করে না।
তাহলে কীভাবে এই কৌশলগুলি সময়ের সাথে সাথে প্রসেসরের কার্যকারিতা উন্নত করে?
পাইপলাইনগুলি কয়েক বছর ধরে দীর্ঘতর হয়ে গেছে, প্রতিটি পর্যায়টি শেষ করার জন্য প্রয়োজনীয় সময়ের পরিমাণ হ্রাস করে এবং তাই উচ্চতর ক্লক রেটকে সক্ষম করে। যাইহোক, অন্যান্য জিনিসগুলির মধ্যে, দীর্ঘ পাইপলাইনগুলি একটি ভুল শাখার পূর্বাভাসের জন্য জরিমানা বাড়িয়ে তোলে, তাই পাইপলাইন খুব বেশি দীর্ঘ হতে পারে না। খুব উচ্চ ঘড়ির গতিতে পৌঁছানোর চেষ্টা করার জন্য, পেন্টিয়াম 4 প্রসেসর খুব দীর্ঘ পাইপলাইন ব্যবহার করেছিল, প্রেসকোটে 31 টি পর্যায় পর্যন্ত । কর্মক্ষমতা ঘাটতি হ্রাস করতে, প্রসেসর নির্দেশাবলী কার্যকর করতে চেষ্টা করবে এমনকি যদি তারা ব্যর্থ হয়, এবং তারা সফল না হওয়া পর্যন্ত চেষ্টা চালিয়ে যাবে । এটি অত্যন্ত উচ্চ বিদ্যুতের ব্যবহারের দিকে পরিচালিত করে এবং হাইপার-থ্রেডিং থেকে প্রাপ্ত কর্মক্ষমতা হ্রাস করে । নতুন প্রসেসরগুলি দীর্ঘকাল ধরে এই পাইপলাইন ব্যবহার করবেন না, বিশেষত যেহেতু ক্লক রেট স্কেলিংটি একটি প্রাচীর পর্যন্ত পৌঁছেছে;হাসওয়েল একটি পাইপলাইন ব্যবহার করে যা 14 থেকে 19 পর্যায় দীর্ঘ এবং পৃথক নিম্ন-শক্তি সম্পন্ন আর্কিটেকচারগুলি ছোট পাইপলাইন ব্যবহার করে (ইনটেল অ্যাটম সিলভারমন্টের 12 থেকে 14 পর্যায় রয়েছে)।
শাখার পূর্বাভাসের নির্ভুলতা আরও উন্নত স্থাপত্যগুলির সাথে উন্নত হয়েছে, ভুল অনুমানের কারণে পাইপলাইন ফ্লাশের ফ্রিকোয়েন্সি হ্রাস করে এবং আরও নির্দেশাবলী একই সাথে কার্যকর করার অনুমতি দেয়। আজকের প্রসেসরের পাইপলাইনগুলির দৈর্ঘ্য বিবেচনা করে, এটি উচ্চ কার্যকারিতা বজায় রাখার জন্য গুরুত্বপূর্ণ is
ক্রমবর্ধমান ট্রানজিস্টর বাজেটের সাহায্যে মেমরি অ্যাক্সেসের কারণে স্টল হ্রাস করে প্রসেসরে বড় এবং আরও কার্যকর ক্যাশে এম্বেড করা যেতে পারে। আধুনিক সিস্টেমে মেমরি অ্যাক্সেসগুলিতে 200 টিরও বেশি চক্রের প্রয়োজন হতে পারে, তাই মূল মেমরিটিকে যতটা সম্ভব অ্যাক্সেস করার প্রয়োজন হ্রাস করা গুরুত্বপূর্ণ।
আরও প্রসেসরগুলি আরও উন্নত সুপারসকলার এক্সিকিউশন লজিক এবং "বিস্তৃত" ডিজাইনগুলির মাধ্যমে আইএলপির সুবিধা নিতে আরও সক্ষম হয় যা আরও নির্দেশাবলিকে একযোগে ডিকোড করতে এবং সম্পাদন করতে দেয়। Haswell স্থাপত্য চার নির্দেশাবলী ডিকোড ও ঘড়ি চক্র প্রতি 8 মাইক্রো-অপারেশন প্রাণবধ পারবেন না। ক্রমবর্ধমান ট্রানজিস্টর বাজেটগুলি আরও কার্যকর ক্রিয়াকলাপের ইউনিট যেমন পূর্ণসংখ্যার ALU গুলি প্রসেসর কোরের অন্তর্ভুক্ত করতে দেয়। রিজার্ভেশন স্টেশন, রির্ডার বাফার, এবং রেজিস্টার ফাইলের মতো অ-অফ-অর্ডার এবং সুপারসকলার এক্সিকিউশনে ব্যবহৃত মূল ডেটা স্ট্রাকচারগুলি নতুন ডিজাইনে প্রসারিত করা হয়, যা প্রসেসরকে তাদের আইএলপি শোষণের জন্য নির্দেশিকাগুলির বিস্তৃত উইন্ডো অনুসন্ধান করতে দেয়। এটি আজকের প্রসেসরগুলিতে পারফরম্যান্স বৃদ্ধির পিছনে একটি প্রধান চালিকা শক্তি।
আরও জটিল নির্দেশাবলী নতুন প্রসেসরগুলিতে অন্তর্ভুক্ত করা হয়েছে এবং ক্রমবর্ধমান সংখ্যক অ্যাপ্লিকেশনগুলি এই নির্দেশিকাগুলি কর্মক্ষমতা বাড়ানোর জন্য ব্যবহার করে। সংকলন প্রযুক্তির অগ্রগতি, নির্দেশাবলী নির্বাচনের উন্নতি এবং স্বয়ংক্রিয় ভেক্টরাইজেশন সহ এই নির্দেশাবলীর আরও কার্যকর ব্যবহার সক্ষম করে।
উপরের পাশাপাশি, সিপিইউ যেমন উত্তরব্রিজ, মেমরি নিয়ামক, এবং পিসিআই লেনগুলির বাইরের অংশগুলির বৃহত্তর সংহতকরণ I / O এবং মেমরি ল্যাটেন্সি হ্রাস করে। অন্যান্য ডিভাইস থেকে ডেটা অ্যাক্সেস করতে বিলম্বের কারণে স্টল হ্রাস করে এটি থ্রুপুট বৃদ্ধি করে।