প্রসেসর ক্যাশে এল 1, এল 2 এবং এল 3 সবই এসআরএএম দিয়ে তৈরি?


10

প্রসেসর কি ক্যাচগুলি এল 1, এল 2 এবং এল 3 সমস্ত এসআরএএম দিয়ে তৈরি? যদি সত্য হয় তবে এল 1 এল 2 এর চেয়ে দ্রুত এবং এল 2 এল 3 এর চেয়ে দ্রুততর কেন? আমি এই অংশগুলি সম্পর্কে যখন পড়ি তখন আমি এই অংশটি বুঝতে পারি নি।


সম্পর্কিত প্রশ্ন: কেন আমাদের একাধিক স্তরের ক্যাশে মেমরির প্রয়োজন? । এছাড়াও কিছুটা সম্পর্কিত: প্রসেসরগুলিতে মাল্টিলেভেল ক্যাশে আসলে কী? । সেখানে আপনার মন্তব্য থেকে, আমি দেখতে পেয়েছি যে আপনি ইতিমধ্যে উত্তরটি খুঁজে পেয়েছেন।
পল এ। ক্লেটন

উত্তর:


12

সাধারণভাবে তারা সবাই এসআরএএম দিয়ে প্রয়োগ করা হয়।

(আইবিএমের পাওয়ার এবং জেডআরকিটেকচার চিপস এল 3 এর জন্য ডিআরএএম মেমরি ব্যবহার করে This এটি এম্বেডড ডিআআআআআআএম বলা হয় কারণ এটি লজিকের মতো একই ধরণের প্রক্রিয়া প্রযুক্তিতে প্রয়োগ করা হয়, যার ফলে দ্রুত যুক্তিকে ডিআআআআআআরএমের মতো একই চিপের সাথে সংহত করা যায় P পাওয়ার 4-অফ অফ- চিপ এল 3 ইড্রাম ব্যবহার করেছে; পাওয়ার 7 প্রসেসিং কোরগুলির মতো একই চিপে L3 রয়েছে)

যদিও তারা এসআরএএম ব্যবহার করে তবে তারা সবাই একই এসআরএএম ডিজাইন ব্যবহার করে না । এল 2 এবং এল 3 এর জন্য এসআরএএম আকারের জন্য অনুকূলিত করা হয়েছে (প্রদত্ত সীমাবদ্ধ উত্পাদনযোগ্য চিপের আকার বাড়ানোর জন্য বা প্রদত্ত সক্ষমতার ব্যয় হ্রাস করতে) যখন এল 1 এর জন্য এসআরএএম গতির জন্য অনুকূলিত হওয়ার সম্ভাবনা বেশি।

আরও গুরুত্বপূর্ণ, অ্যাক্সেসের সময়টি স্টোরেজটির শারীরিক আকারের সাথে সম্পর্কিত। দ্বিমাত্রিক বিন্যাসের সাহায্যে শারীরিক অ্যাক্সেসের বিলম্বতা প্রায় ক্ষমতার বর্গমূলের সমানুপাতিক হতে পারে বলে আশা করতে পারে। (অ-ইউনিফর্ম ক্যাশে আর্কিটেকচারটি নিম্ন প্রক্ষেপণ স্থানে ক্যাশের একটি উপসেট সরবরাহ করতে এটি ব্যবহার করে recent সাম্প্রতিক ইন্টেল প্রসেসরের এল 3 স্লাইসগুলির একই প্রভাব রয়েছে; স্থানীয় স্লাইসে হিট উল্লেখযোগ্যভাবে হ্রাস পেয়েছে)) এই প্রভাবটি ডিআরএএম ক্যাশে দ্রুততর করতে পারে উচ্চ ক্ষমতাতে একটি এসআরএএম ক্যাশের চেয়ে ডিআরএএম শারীরিকভাবে ছোট।

আরেকটি বিষয় হ'ল বেশিরভাগ এল 2 এবং এল 3 ক্যাশে ট্যাগ এবং ডেটাতে সিরিয়াল অ্যাক্সেস ব্যবহার করে যেখানে বেশিরভাগ এল 1 ক্যাশে সমান্তরালভাবে ট্যাগ এবং ডেটা অ্যাক্সেস করে। এটি একটি পাওয়ার অপটিমাইজেশন (এল 2 মিসের হারগুলি এল 1 মিস হারের চেয়ে বেশি, সুতরাং ডেটা অ্যাক্সেসে কাজের অপচয় নষ্ট হওয়ার সম্ভাবনা বেশি থাকে; L2 ডেটা অ্যাক্সেসে সাধারণত আরও বেশি শক্তি প্রয়োজন - ক্ষমতা সম্পর্কিত -; এবং L2 ক্যাশে সাধারণত উচ্চতর মিশ্রতা থাকে যার অর্থ হ'ল আরও ডেটা এন্ট্রিগুলি অনুমানমূলকভাবে পড়তে হবে)। স্পষ্টতই, ডেটা অ্যাক্সেস করার আগে ট্যাগ ম্যাচের জন্য অপেক্ষা করতে থাকা ডেটা পুনরুদ্ধার করার জন্য প্রয়োজনীয় সময়ের সাথে যোগ করবে। (এল 2 অ্যাক্সেস সাধারণত সাধারণত একটি এল 1 মিস নিশ্চিত হওয়ার পরেও শুরু হয়, সুতরাং এল 1 মিস সনাক্তকরণের বিলম্বটিকে L2 এর মোট অ্যাক্সেস ল্যাটেন্সিতে যুক্ত করা হয় ))

এছাড়াও, এল টু ক্যাশে এক্সিকিউশন ইঞ্জিন থেকে শারীরিকভাবে আরও বেশি দূরে। এল 1 ডেটা ক্যাশেটি এক্সিকিউশন ইঞ্জিনের কাছে রাখা (যাতে এল 1 হিটের সাধারণ ক্ষেত্রে দ্রুত হয়) এর অর্থ সাধারণত L2 অবশ্যই আরও দূরে রাখা উচিত।


দুর্দান্ত উত্তর। তবে আমি আপনার বক্তব্যের সাথে একমত নই যে এল 2 মিসের হার এল 1 মিস হারের চেয়ে বেশি। আমরা যখন মেমরি শ্রেণিবিন্যাসের নিম্নে সরে যাই তখন আমাদের বড় স্ট্রাকচারগুলি কম মিস করে তবে বর্ধিত বিলম্বের সাথে থাকে।
হর্ষবর্ধন রমন্না

@ হর্ষবর্ধন রামনা হ্যাঁ ক্ষমতা এবং সাহসিকতার সাহায্যের হারের হার বাড়িয়ে দেয়, তবে নিম্ন স্তরের ফিল্টার অ্যাক্সেস করে (ব্লকের মধ্যে স্বল্প-মেয়াদী স্থানীয় এলাকা এল 2 ফিল্টার থেকে পুরো ব্লকের transferতিহ্যগত স্থানান্তর; হিটটি কেবল এল 2 এ একটি অ্যাক্সেসের জন্য গণনা করে) অতিরিক্ত অ্যাক্সেসের জন্য ব্লক নিজেই এল 1 এ হিট সরবরাহ করতে পারে)। মোট মিস হার (যেমন, একটি শালীন 80% হিট হার সঙ্গে একটি L2 ও 95% হিট হার সঙ্গে একটি হল L1 মোট 99% হিট হার পায়) যায় নিচে।
পল এ। ক্লেটন
আমাদের সাইট ব্যবহার করে, আপনি স্বীকার করেছেন যে আপনি আমাদের কুকি নীতি এবং গোপনীয়তা নীতিটি পড়েছেন এবং বুঝতে পেরেছেন ।
Licensed under cc by-sa 3.0 with attribution required.