ভেরিলোগ আরটিএলকে জেনেরিক গেট নেটলিস্টে রূপান্তর করতে পারে এমন কোনও নিখরচায় বা ওপেন সোর্স সংশ্লেষণের সরঞ্জামগুলি কী আছে? (জেনেরিক নান্দ, এনওআর, এক্সওআর, ডি-ফ্লপ / রেজিস্টার ইত্যাদির সমন্বয়ে অপটিমাইজেশন প্রয়োজন হয় না)) যদি পুরো ভাষার জন্য না হয়, আরটিএলের একটি "দরকারী" উপসেটের জন্য কীভাবে (কেবল একটি ভেরিলগ গেট স্তরের নেটলিস্টের বাইরে)?
উত্তর:
ইয়োসিস ঠিক তেমনই করেন যা আপনি চান এবং ভেরিলোগ -2005 এর একটি বৃহত অংশ সমর্থন করে। যোসিসের সাথে সংশ্লেষিত করা যেতে পারে এমন উদাহরণগুলির জন্য https://github.com/cliffordwolf/yosys-bigsim/ এ * / আরটিএল / ডিরেক্টরিগুলি দেখুন ।
প্রকাশ: আমি ইয়োসিসের লেখক।
ইকারাস ভেরিলোগ, ওএসএস সরঞ্জাম, খুব সহজ, এমনকি একটি সিমুলেটর রয়েছে। http://iverilog.icarus.com/
এটি একটি ভারিলোগ সিমুলেশন এবং সংশ্লেষের সরঞ্জাম। এটি একটি সংকলক হিসাবে কাজ করে, ভেরিলোগে লিখিত উত্স কোডটি সংকলন করে (আইইইই -1364) কিছু লক্ষ্য বিন্যাসে। ব্যাচের সিমুলেশনের জন্য, সংকলকটি ভিভিপি অ্যাসেম্বলি নামে একটি মধ্যবর্তী ফর্ম তৈরি করতে পারে। সংশ্লেষণের জন্য, সংকলক পছন্দসই বিন্যাসে নেটলিস্ট তৈরি করে। সংকলকটি যথাযথরূপে আইইইই স্ট্যান্ডার্ড আইইইই স্ট্যান্ড 1364-2005 তে লেখা নকশা বিবরণ বিশ্লেষণ এবং বিস্তৃত করার উদ্দেশ্যে।
আইকারাস ভেরিলোগ একটি অগ্রগতি সম্পন্ন কাজ, এবং যেহেতু ভাষার মানটি স্থির হয় না, সম্ভবত এটি সর্বদা থাকবে। হিসাবে এটি হওয়া উচিত যে। তবে আমি সময়ে সময়ে স্থিতিশীল রিলিজ করব এবং এই স্থিতিশীল প্রকাশগুলিতে প্রদর্শিত কোনও বৈশিষ্ট্য ফিরিয়ে না নেওয়ার চেষ্টা করব।
মূল পোর্টিং টার্গেটটি লিনাক্স, যদিও এটি অনেকগুলি অনুরূপ অপারেটিং সিস্টেমগুলিতে ভাল কাজ করে। বিভিন্ন লক্ষ্য স্থির করার জন্য বিভিন্ন ব্যক্তি স্থিতিশীল রিলিজের পূর্বনির্ধারিত বাইনারিগুলিকে অবদান রেখেছিল। এই প্রকাশগুলি স্বেচ্ছাসেবীদের দ্বারা পোর্ট করা হয়, তাই বাইনারিগুলি কী উপলব্ধ তা নির্ভর করে কে প্যাকেজিং করতে সময় নেয়। Icarus Verilog কমান্ড লাইন সরঞ্জাম হিসাবে Other অন্যান্য অপারেটিং সিস্টেমে পোর্ট করা হয়েছে এবং কম্পাইলার ছাড়াই ব্যবহারকারীদের জন্য ইনস্টলার রয়েছে। আপনি স্থিতিশীল রিলিজের পূর্বনির্ধারিত বাইনারি থাকলেও এটি নিখরচায় সরঞ্জামগুলি দিয়ে সম্পূর্ণ সংকলন করতে পারেন।
আমি মনে করি আপনার প্রয়োজনটি এইচডিএল অ্যানালাইজার এবং নেটলিস্ট আর্কিটেক্ট (হানা) দ্বারা সর্বোত্তমভাবে পরিবেশন করা হয়েছে: https://sourceforge.net/projects/sim-sim/files / এটি প্রায় পুরো ভেরিলগ 1995-2001 নির্মাণকে সমর্থন করে। এটি ভেরিলোগ ফর্ম্যাটে জেনেরিক গেটগুলির ক্ষেত্রে আউটপুট উত্পন্ন করে। এছাড়াও আপনি ম্যাপ করার জন্য প্রযুক্তি গ্রন্থাগার নির্দিষ্ট করতে পারেন। এটির নিজস্ব লাইব্রেরি ফর্ম্যাট রয়েছে।