পটভূমি
এটি একটি ব্যক্তিগত প্রকল্প; এটি কোনও এনপি 64 এর সাথে একটি এফপিজিএ সংযোগ সম্পর্কিত, এফপিজিএ প্রাপ্ত বাইট মানগুলি আমার কম্পিউটারে ইউআরটির মাধ্যমে প্রেরণ করা হয়। এটি আসলে বেশ ভাল কাজ করে! দুর্ভাগ্যক্রমে এলোমেলো সময়ে, ডিভাইস ব্যর্থ হবে, তারপরে পুনরুদ্ধার করুন। ডিবাগিংয়ের মাধ্যমে, আমি সমস্যাটি সন্ধান করতে পেরেছি, তবে কীভাবে এটি ঠিক করতে হবে তা নিয়ে আমি স্তব্ধ হয়ে পড়েছি কারণ আমি ভিএইচডিএলের সাথে মোটামুটি অক্ষম।
আমি এখন কয়েকদিন ধরে ভিএইচডিএলের সাথে কথা বলছি এবং আমি এটি সমাধান করতে অক্ষম হতে পারি।
সমস্যাটি
আমার কাছে একটি এসিসিলোস্কোপ রয়েছে যাতে এফপিজিএ-তে N64 সংকেত পরিমাপ করা হয় এবং অন্য চ্যানেলটি এফপিজিএর আউটপুটটির সাথে সংযোগ স্থাপন করে। আমারও পাল্টা মান রেকর্ডিং ডিজিটাল পিন রয়েছে।
মূলত, N64 স্টপ বিট সহ 9 ডেটা বিট প্রেরণ করে। কাউন্টারটি প্রাপ্ত ডেটার বিটগুলি গণনা করে এবং যখন আমি 9 বিটে পৌঁছায়, এফপিজিএটি ইউআআআআরটির মাধ্যমে সংক্রমণ শুরু করে।
এখানে সঠিক আচরণ:
এফপিজিএ হল নীল তরঙ্গরূপ এবং কমলা তরঙ্গরূপটি N64 এর ইনপুট। প্রাপ্তির সময়কালের জন্য, আমার এফপিজিএ ডিবাগিংয়ের উদ্দেশ্যে ইনপুটটির সংকেত "প্রতিধ্বনি" দেয়। এফপিজিএ 9 তে গণনা করার পরে, এটি ইউআআআআরটির মাধ্যমে ডেটা প্রেরণ শুরু করে। লক্ষ্য করুন যে ডিজিটাল পিনগুলি গণনা 9 এবং এফপিজিএ আউটপুট N64 শেষ হওয়ার সাথে সাথেই কম যায়।
এখানে একটি ব্যর্থতার উদাহরণ:
লক্ষ্য করুন যে কাউন্টারটি 2 এবং 7 টি বিট করে! এফপিজিএ শেষ দিকে পৌঁছে, N64 থেকে পরবর্তী শুরু বিটের জন্য অপেক্ষা করছে তবে কিছুই নেই। সুতরাং এফপিজিএ সময় শেষ এবং পুনরুদ্ধার।
এটি N64 প্রাপ্ত মডিউলটির জন্য ভিএইচডিএল। এতে কাউন্টার রয়েছে: এস_বিটকাউন্ট।
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity N64RX is
port(
N64RXD : in STD_LOGIC; --Data input
clk25 : in STD_LOGIC;
clr : in STD_LOGIC;
tdre : in STD_LOGIC; --detects when UART is ready
transmit : out STD_LOGIC; --Signal to UART to transmit
sel : out STD_LOGIC;
echoSig : out STD_LOGIC;
bitcount : out STD_LOGIC_VECTOR(3 downto 0);
data : out STD_LOGIC_VECTOR(3 downto 0) --The significant nibble
);
end N64RX;
--}} End of automatically maintained section
architecture N64RX of N64RX is
type state_type is (start, delay2us, sigSample, waitForStop, waitForStart, timeout, count9bits, sendToUART);
signal state: state_type;
signal s_sel, s_echoSig, s_timeoutDetect : STD_LOGIC;
signal s_baudCount : STD_LOGIC_VECTOR(6 downto 0); --Counting variable for baud rate in delay
signal s_bitCount : STD_LOGIC_VECTOR(3 downto 0); --Counting variable for number of bits recieved
signal s_data : STD_LOGIC_VECTOR(8 downto 0); --Signal for data
constant delay : STD_LOGIC_VECTOR(6 downto 0) := "0110010"; --Provided 25MHz, 50 cycles is 2us
constant delayLong : STD_LOGIC_VECTOR(6 downto 0) := "1100100";
begin
n64RX: process(clk25, N64RXD, clr, tdre)
begin
if clr = '1' then
s_timeoutDetect <= '0';
s_echoSig <= '1';
s_sel <= '0';
state <= start;
s_data <= "000000000";
transmit <= '0';
s_bitCount <= "0000";
s_baudCount <= "0000000";
elsif (clk25'event and clk25 = '1') then --on rising edge of clock input
case state is
when start =>
--s_timeoutDetect <= '0';
s_sel <= '0';
transmit <= '0'; --Don't request UART to transfer
s_data <= "000000000";
s_bitCount <= X"0";
if N64RXD = '1' then
state <= start;
elsif N64RXD = '0' then --if Start bit detected
state <= delay2us;
end if;
when delay2us => --wait two microseconds to sample
--s_timeoutDetect <= '0';
s_sel <= '1';
s_echoSig <= '0';
if s_baudCount >= delay then
state <= sigSample;
else
s_baudCount <= s_baudCount + 1;
state <= delay2us;
end if;
when sigSample =>
--s_timeoutDetect <= '1';
s_echoSig <= N64RXD;
s_bitCount <= s_bitCount + 1;
s_baudcount <= "0000000";
s_data <= s_data(7 downto 0) & N64RXD;
state <= waitForStop;
when waitForStop =>
s_echoSig <= N64RXD;
if N64RXD = '0' then
state <= waitForStop;
elsif N64RXD = '1' then
state <= waitForStart;
end if;
when waitForStart =>
s_echoSig <= '1';
s_baudCount <= s_baudCount + 1;
if N64RXD = '0' then
s_baudCount <= "0000000";
state <= delay2us;
elsif N64RXD = '1' then
if s_baudCount >= delayLong then
state <= timeout;
elsif s_bitCount >= X"9" then
state <= count9bits;
else
state <= waitForStart;
end if;
end if;
when count9bits =>
s_sel <= '0';
if tdre = '0' then
state <= count9bits;
elsif tdre = '1' then
state <= sendToUART;
end if;
when sendToUART =>
transmit <= '1';
if tdre = '0' then
state <= start;
else
state <= sendToUART;
end if;
when timeout =>
--s_timeoutDetect <= '1';
state <= start;
end case;
end if;
end process n64RX;
--timeoutDetect <= s_timeoutDetect;
bitcount <= s_bitCount;
echoSig <= s_echoSig;
sel <= s_sel;
data <= s_data(4 downto 1);
end N64RX;সুতরাং, কোন ধারণা? ডিবাগিং টিপস? সসীম স্টেট মেশিনগুলি কোডিংয়ের টিপস?
এরই মধ্যে, আমি এটি নিয়ে ঘুরে বেড়াতে যাব (অবশেষে আমার তা হবে)! আমাকে স্ট্যাক এক্সচেঞ্জ সাহায্য করুন, আপনি আমার একমাত্র আশা!
সম্পাদন করা
আমার ডিবাগিংয়ের আরও একটি আবিষ্কার, রাজ্যগুলি ওয়েটারফর্ট থেকে লাফিয়ে লাফিয়ে স্টোরটিতে ফিরে যাবে। আমি প্রতিটি রাজ্যকে অপেক্ষা ফোরস্টার্ট সমান '5' এবং 'অপেক্ষা' স্টোর সমান '4' দিয়ে একটি মান দিয়েছি। নীচের চিত্রটি দেখুন:
