প্রশ্ন ট্যাগ «vhdl»

আমি দুটি উপায় জানি যা একটি ভিএইচডিএল ভেরিয়েবল সংশ্লেষণ সরঞ্জাম দ্বারা সংশ্লেষিত হয়: পরিবর্তনশীল সংশ্লেষিত যুক্ত যুক্তি হিসাবে পরিবর্তনশীল অজান্তেই লাচ হিসাবে সংশ্লেষিত (যখন একটি অবিশ্রুত পরিবর্তনশীল একটি সংকেত বা অন্য ভেরিয়েবলের জন্য বরাদ্দ করা হয়) ভিএইচডিএল ভেরিয়েবলকে সংশ্লেষিত করা যায় এমন অন্যান্য উপায়গুলি কী কী? (উদাহরণ: এফএফ হিসাবে ব্যাখ্যা …

9 vhdl  synthesis  rtl 

ব্যবহারের মধ্যে পার্থক্য কী: ENTITY MyDemo is PORT(X: IN STD_LOGIC; F: OUT STD_LOGIC ); END MyDemo; এবং ENTITY MyDemo is PORT(X: IN BIT; F: OUT BIT ); END MyDemo; এসটিডি_লজিক এবং বিপরীতে বিটি ব্যবহারের সীমাবদ্ধতাগুলি কী? তারা সম্পূর্ণরূপে বিনিময় সক্ষম? আমি বুঝতে পারি যে আমি যদি STD_LOGIC সংজ্ঞায়িত করেছি তবে …

9 vhdl 

আমি এফপিজিএর জগতে সম্পূর্ণ নতুন এবং ভেবেছিলাম আমি খুব সাধারণ একটি প্রকল্প দিয়ে শুরু করব: একটি 4-বিট 7-বিভাগের ডিকোডার। আমি প্রথম সংস্করণটি সম্পূর্ণরূপে ভিএইচডিএলে লিখেছি (এটি মূলত একক সংমিশ্রণমূলক select, কোনও ঘড়ি দরকার নেই) এবং এটি কাজ করে বলে মনে হয় তবে আমি জিলিনেক্স আইএসইতে "আইপি কোর" স্টাফ নিয়েও পরীক্ষা …

9 fpga  vhdl  xilinx  energy  voltage  diodes  voltage-divider  undervoltage  hysteresis  relay  solid-state-relay  routing  matrix  power-engineering  ground  basic  arduino  infrared  reverse-engineering  avr  atmega  spi  usb-device  sd  arduino  arduino  voltage  transistors  transformer  output  voltage  signal  datasheet  input  output  microcontroller  microcontroller  xmega  power  relay  ac  control  microcontroller  atmega  c  frequency-measurement  image-sensor  pic  c  arduino  operational-amplifier  feedback  power  current  resistors  current-measurement  maximum-ratings  voltage  adc  arduino  counter  wireless  solar-cell  pcb-assembly  manufacturing  signal  distortion 

আমি ভিএইচডিএল ব্যবহার করে সংযুক্ত যুক্তির একটি ব্লক ডিজাইন করতে চাই, তবে মাঝে মাঝে সংশ্লেষিত ফলাফলটিতে একটি অনিচ্ছাকৃত ল্যাচ থাকে। অনুমানকারী ল্যাচগুলি থেকে সিন্থেসাইজারকে এড়াতে আমার কী কোডিং নির্দেশিকা অনুসরণ করতে হবে? উদাহরণ: কোডের ছোট অংশে, আমি যদি অন্য বিবৃতি ব্যবহার করি?

9 vhdl